用于验证非易失存储器控制电路的验证装置、系统及方法制造方法及图纸

本发明专利技术实施例提供一种用于验证非易失存储器控制电路的验证装置、系统及方法，属于集成电路技术领域。用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过操作指令对所述非易失存储器控制电路进行模拟验证。在对于芯片数据逻辑验证的FPGA仿真系统中，对不同的非易失存储器控制电路进行验证时，不需要更换通用的非易失存储器的核心逻辑模块，仅需要重新设计通用读写接口模块的外围接口逻辑，可以支持全型号的非易失存储单元的仿真验证。非易失存储单元的仿真验证。非易失存储单元的仿真验证。

【技术实现步骤摘要】
用于验证非易失存储器控制电路的验证装置、系统及方法


[0001]本专利技术涉及集成电路
，具体地涉及一种用于验证非易失存储器控制电路的验证装置、系统及方法。

技术介绍

[0002]针对非易失存储单元控制器的集成电路开发设计，在流片之前，都会将集成电路的RTL代码，下载到FPGA里，进行FPGA级别的功能验证。
[0003]非易失存储器控制电路的数字电路在对集成电路的RTL代码进行测试时，通过上位机发送读写擦指令，连接发送到特定厂家的非易失存储芯片，进行测试。在芯片流片之前，为了验证非易失存储器控制电路的数字电路的正确性，将其下载到FPGA中进行验证。
[0004]现有的基于FPGA的非易失存储器控制电路的仿真验证设计中，例如，基于FPGA实现Nand的FLASH闪存控制器电路验证的平台系统及方法，基于FPGA实现的NandFlash闪存控制器电路验证的平台系统，将闪存控制器的数字设计代码下载到FPGA中，进行验证。现有技术的缺点是需要在FPGA外连接NandFlash芯片，并且只能连接统一标准的NandFlash接口信号的NandFlash芯片。

技术实现思路

[0005]本专利技术实施例的目的是提供一种用于验证非易失存储器控制电路的验证装置，该用于验证非易失存储器控制电路的验证装置不需要外接芯片，且对全类型的非易失存储器控制电路可以实现统一验证。
[0006]为了实现上述目的，本专利技术实施例提供一种用于验证非易失存储器控制电路的验证装置，所述用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口模块基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过所述操作指令对所述非易失存储器控制电路进行模拟验证。
[0007]可选的，所述通用的非易失存储器的核心逻辑模块，包括：FPGA片内存储器模块，用于模拟所述非易失存储器控制电路对于所述操作指令的执行。
[0008]可选的，通用的非易失存储器的核心逻辑模块还包括：掉电数据保持模块，与所述通用读写接口模块通过选择器电性连接所述FPGA片内存储器模块，用于模拟在FPGA芯片掉电时，保持所述FPGA片内存储器模块中的数据不丢失。
[0009]可选的，所述掉电数据保持模块包括：即将掉电信号输入接口，用于模拟即将掉电信号输入；FPGA片外存储器模块，用于寄存所述FPGA片内存储器模块的数据；以及上下电导入导出模块，用于在接收到所述即将掉电信号输入时，将所述FPGA片内存储器模块的数据导出到所述FPGA片外存储器模块，在接收到上电复位信号输入后，将所述FPGA片外存储器模块寄存的数据导入到所述FPGA片内存储器模块。
[0010]可选的，所述掉电数据保持模块还包括：上电复位输入接口，用于模拟所述上电复位信号输入；上电复位输出接口，连接所述上下电导入导出模块，用于在所述上下电导入导出模块导入数据完成后，模拟上电复位信号输出。
[0011]可选的，所述通用的非易失存储器的核心逻辑模块还包括：模拟掉电输入接口，通过所述选择器连接所述FPGA片内存储器模块，用于模拟掉电信号输入。
[0012]可选的，所述通用的非易失存储器的核心逻辑模块还包括：随机化数据模块，通过所述选择器电性连接所述模拟掉电输入接口和所述FPGA片内存储器模块，用于模拟在通用读写接口模块向所述FPGA片内存储器模块发送所述操作指令过程中，检测到所述模拟掉电信号输入时，将所述操作指令的随机化数据写入所述FPGA片内存储器模块。
[0013]本专利技术实施例还提供一种用于验证非易失存储器控制电路的验证系统，所述用于验证非易失存储器控制电路的验证系统基于FPGA芯片设计，且该验证系统包括：待验证的非易失存储器控制电路；上述任意一项所述的用于验证非易失存储器控制电路的验证装置，用于对所述待验证的非易失存储器控制电路进行模拟验证。
[0014]本专利技术实施例还提供一种用于验证非易失存储器控制电路的验证方法，所述用于验证非易失存储器控制电路的验证方法基于FPGA芯片设计，且该验证方法包括：根据预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至通用的非易失存储器的核心逻辑模块；通过所述操作指令对所述非易失存储器控制电路进行模拟验证。
[0015]本专利技术实施例还提供，所述通过所述操作指令对所述非易失存储器控制电路进行模拟验证包括：通过FPGA片内存储器模块模拟所述非易失存储器控制电路对于所述操作指令的执行。
[0016]本专利技术实施例还提供，用于验证非易失存储器控制电路的验证方法还包括模拟所述非易失存储器控制电路掉电数据保持，包括：模拟即将掉电信号输入；以及在接收到所述即将掉电信号输入时，将所述FPGA片内存储器模块的数据导出到FPGA片外存储器模块，在接收到上电复位信号输入后，将所述FPGA片外存储器模块寄存的数据导入到所述FPGA片内存储器模块。
[0017]本专利技术实施例还提供，所述模拟所述非易失存储器控制电路掉电数据保持还包括：模拟所述上电复位信号输入；在所述上下电导入导出模块导入数据完成后，模拟上电复位信号输出。
[0018]本专利技术实施例还提供，所述用于验证非易失存储器控制电路的验证方法还包括：模拟掉电信号输入；以及模拟在所述通用读写接口模块向所述FPGA片内存储器模块发送所述操作指令过程中，检测到所述模拟掉电信号输入时，将所述操作指令的随机化数据写入所述FPGA片内存储器模块。
[0019]通过上述技术方案，在对于芯片数据逻辑验证的FPGA仿真系统中，对不同的非易失存储器控制电路进行验证时，不需要更换通用的非易失存储器的核心逻辑模块，仅需要重新设计通用读写接口模块的外围接口逻辑，可以支持全型号的非易失存储单元的仿真验证。
[0020]本专利技术实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0021]附图是用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术实施例，但并不构成对本专利技术实施例的限制。在附图中：
[0022]图1A、图1B、图1C均是现有的用于验证非易失存储器控制电路的验证方式的示意图；
[0023]图2是本专利技术实施例提供的用于验证非易失存储器控制电路的验证装置的结构示意图；
[0024]图3是本专利技术实施例提供的优选的用于验证非易失存储器控制电路的验证装置的结构示意图；
[0025]图4是本专利技术实施例提供的用于验证非易失存储器控制电路的验证系统的结构示意图；
[0026]图5是本专利技术实施例提供的用于验证非易失存储器控制电路的验证方法的流程示意图。
[0027]附图标记说明
[0028]1用于验证非易失存储器控制电路的验证装置
[0029]2待验证的非易失存储器控制电路
ꢀꢀꢀꢀꢀꢀꢀꢀ
20通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于验证非易失存储器控制电路的验证装置，其特征在于，所述用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口模块基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过所述操作指令对所述非易失存储器控制电路进行模拟验证。2.根据权利要求1所述的用于验证非易失存储器控制电路的验证装置，其特征在于，所述通用的非易失存储器的核心逻辑模块，包括：FPGA片内存储器模块，用于模拟所述非易失存储器控制电路对于所述操作指令的执行。3.根据权利要求2所述的用于验证非易失存储器控制电路的验证装置，其特征在于，所述通用的非易失存储器的核心逻辑模块还包括：掉电数据保持模块，与所述通用读写接口模块通过选择器电性连接所述FPGA片内存储器模块，用于模拟在FPGA芯片掉电时，保持所述FPGA片内存储器模块中的数据不丢失。4.根据权利要求3所述的用于验证非易失存储器控制电路的验证装置，其特征在于，所述掉电数据保持模块包括：即将掉电信号输入接口，用于模拟即将掉电信号输入；FPGA片外存储器模块，用于寄存所述FPGA片内存储器模块的数据；以及上下电导入导出模块，用于在接收到所述即将掉电信号输入时，将所述FPGA片内存储器模块的数据导出到所述FPGA片外存储器模块，在接收到上电复位信号输入后，将所述FPGA片外存储器模块寄存的数据导入到所述FPGA片内存储器模块。5.根据权利要求4所述的用于验证非易失存储器控制电路的验证装置，其特征在于，所述掉电数据保持模块还包括：上电复位输入接口，用于模拟所述上电复位信号输入；上电复位输出接口，连接所述上下电导入导出模块，用于在所述上下电导入导出模块导入数据完成后，模拟上电复位信号输出。6.根据权利要求3所述的用于验证非易失存储器控制电路的验证装置，其特征在于，所述通用的非易失存储器的核心逻辑模块还包括：模拟掉电输入接口，通过所述选择器连接所述FPGA片内存储器模块，用于模拟掉电信号输入。7.根据权利要求6所述的用于验证非易失存储器控制电路的验证装置，其特征在于，所述通用的非易失存储器的核心逻辑模块还包括：随机化数据模块，通过所述选择器电性连接所述模拟掉电输入接口和所述FPGA片内存储...

【专利技术属性】
技术研发人员：李濛，成嵩，胡毅，杜鹏程，姜明刚，
申请(专利权)人：北京智芯半导体科技有限公司国网信息通信产业集团有限公司，
类型：发明
国别省市：