半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中半导体结构包括：衬底；鳍部结构，位于衬底上，鳍部结构包括沿衬底表面法线方向间隔设置的多个沟道层，相邻沟道层之间具有通道；内侧墙，位于通道两侧的相邻沟道层之间；凹槽，位于内侧墙和通道两侧，凹槽暴露出沟道层的部分表面；栅极结构，横跨鳍部结构且填充满通道；第一侧墙，位于栅极结构的侧壁表面，且第一侧墙的顶部表面低于所述栅极结构的顶部表面；开口，位于所述栅极结构两侧，所述开口暴露出所第一侧墙的顶部表面；栅极覆盖层，覆盖栅极结构的顶部表面，栅极覆盖层还填充部分开口，在开口内围成孔洞。本发明专利技术实施例提供的半导体结构，有利于减小半导体器件的寄生电容，从而提高半导体结构的性能。的性能。的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制备
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate
‑<br/>all...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；鳍部结构，位于所述衬底上，所述鳍部结构包括沿衬底表面法线方向间隔设置的多个沟道层，相邻所述沟道层之间具有通道；内侧墙，位于所述通道两侧的相邻所述沟道层之间；凹槽，位于所述内侧墙和所述通道两侧，所述凹槽暴露出所述沟道层的部分表面；栅极结构，横跨所述鳍部结构且填充满所述通道；第一侧墙，位于所述栅极结构的侧壁表面，且所述第一侧墙的顶部表面低于所述栅极结构的顶部表面；开口，位于所述栅极结构两侧，所述开口暴露出所述第一侧墙的顶部表面；栅极覆盖层，覆盖所述栅极结构的顶部表面，所述栅极覆盖层还填充部分所述开口，在所述开口内围成孔洞。2.如权利要求1所述的半导体结构，其特征在于，还包括：源漏掺杂层，位于所述栅极结构两侧的所述鳍部结构内。3.如权利要求2所述的半导体结构，其特征在于，还包括：介质层，位于所述衬底上，且所述介质层还覆盖所述源漏掺杂层。4.如权利要求3所述的半导体结构，其特征在于，还包括：接触插塞，位于所述介质层内，且与所述源漏掺杂层电连接。5.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括包围所述沟道层的栅氧化层以及覆盖所述栅氧化层的栅极层。6.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成鳍部结构，所述鳍部结构包括牺牲层以及位于所述牺牲层表面的沟道层；形成横跨所述鳍部结构的伪栅结构；在所述伪栅结构侧壁表面形成第一侧墙；刻蚀部分所述牺牲层，在相邻所述沟道层之间形成初始凹槽，所述初始凹槽底部暴露出所述牺牲层的侧壁表面；在所述初始凹槽底部形成内侧墙，所述内侧墙填充部分所述初始凹槽，在所述内侧墙两侧形成凹槽；去除所述伪栅结构，形成栅极开口；去除所述牺牲层，在相邻所述沟道层之间形成通道；在所述栅极开口和所述通道内形成栅极结构；刻蚀部分所述第一侧墙，在所述栅极结构两侧形成开口；在所述栅极结构顶部表面形成栅极覆盖层，所述栅极覆盖层还填充部分所述开口，在所述开口内围成孔洞。7.如权利要求6所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：