一种晶圆级封装结构及其制造方法技术

本发明专利技术提供了一种晶圆级封装结构及其制造方法，其中，制造方法包括：提供具有上焊垫的电转接板，所述电转接板包括相对的上表面和下表面，所述上表面至少暴露所述上焊垫的部分表面；提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫正对，且所述上焊垫与所述第一焊垫之间形成空隙；采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。本发明专利技术可以提高良率，满足小型化的要求。求。求。

A wafer level packaging structure and its manufacturing method

【技术实现步骤摘要】
一种晶圆级封装结构及其制造方法


[0001]本专利技术涉及半导体封装领域，尤其涉及一种晶圆级封装结构及其制造方法。

技术介绍

[0002]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
[0003]Interposer中的Silicon Interposer是用硅片做的类似电路板的器件，但其线宽、节点间距等都比电路板小。不同功能的芯片，比如CPU、DRAM等可以连到同一silicon interposer上面，通过Silicon Interposer完成很多运算和数据交流，这样做比较省电，增加带宽。类似于PCB，Silicon Interposer一般都有灌铜的通孔(硅通孔)，不同芯片之间联合运算的结果，通过硅通孔传到与之连接的package substrate上，package substrate连接电路板。所以Silicon Interposer和package substrate相当于连接多个芯片和同一电路板之间的桥梁。Silicon Interposer的硅通孔制作，传统工艺复杂，硅孔的直径受到限制，通常控制在30微米以内；如果将硅孔做得比较大，硅孔内填充的金属在后期使用时受热膨胀，导致硅孔或绝缘层破裂。因此，只能将硅孔做得较小；但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难，因此，工艺控制比较难，良率也比较低，另外电路板上纵向堆叠多层结构，不利于封装的小型化。
[0004]因此，期待一种新的晶圆级封装结构及其制造方法。可以提高良率，满足小型化的要求。

技术实现思路

[0005]本专利技术揭示了一种晶圆级封装结构及其制造方法，能够解决良率低，纵向多层堆叠的问题。
[0006]为解决上述技术问题，本专利技术提供了一种晶圆级封装结构的制造方法，包括：
[0007]提供具有上焊垫的电转接板，所述电转接板包括相对的上、下表面，所述上表面至少暴露所述上焊垫的部分表面；
[0008]提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；
[0009]粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫正对，且所述上焊垫与所述第一焊垫之间形成空隙；
[0010]采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。
[0011]本专利技术还提供了一种晶圆级封装结构，包括：
[0012]电转接板，所述电转接板包括相对的上、下表面，上表面至少暴露上焊垫的部分表面；
[0013]至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；所述第一焊垫与所述上焊垫之间通过导电体电连接，所述导电体通过电镀工艺形成。
[0014]本专利技术的有益效果在于：
[0015]通过电转接板将不同的芯片与电路板进行电连接，通过电镀工艺在芯片与电转接板之间形成导电体，解决了纵向多层堆叠的问题，利于封装的小型化。
[0016]进一步地，电转接板的上焊垫和芯片的第一焊垫之间形成空隙，导电体形成在空隙中，提高结合强度。且形成完导电体后，即可实现上焊垫和芯片的第一焊垫之间电连接，无需其他辅助实现电连接的工艺，简化工艺流程。
[0017]进一步地，第一焊垫与上焊垫在垂直于电转接板表面方向上采用错位设计，重叠区域的面积大于第一焊垫或上焊垫面积的一半，错位设计可以防止电镀导电体时，导电体填充不满空隙。错位设计在保证导电体填满空隙的基础上，同时保证一定的结合强度。
[0018]进一步地，对上焊垫、第一焊垫的面积、空隙的高度和宽度做出合理的限定，综合衡量导电体的形成质量、工艺时间和工艺复杂程度。
[0019]进一步地，电镀工艺采用化学镀钯浸金或化学镍金，根据导电凸块的尺寸，选择合适的电镀时间。
[0020]进一步地，形成可光刻的键合材料时，其投影以芯片的中心为中心，覆盖面积大于芯片面积的10％，优选覆盖芯片的全部下表面(除第一焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证芯片下方没有空隙，提高结合强度，提高成品率。
[0021]进一步地，电转接板可以为介质层，下焊球位于介质层的下表面，介质层的下方也可以包括基板，基板中形成有硅通孔结构，下焊球位于基板的下表面。可以根据实际情况在不同的工艺阶段形成硅通孔结构。
附图说明
[0022]通过结合附图对本专利技术示例性实施例进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显，在本专利技术示例性实施例中，相同的参考标号通常代表相同部件。
[0023]图1至图10示出了本专利技术实施例1的晶圆级封装结构的制造方法的不同步骤对应的结构示意图。
[0024]图11至图14示出了本专利技术实施例2的晶圆级封装结构的制造方法的不同步骤对应的结构示意图。
[0025]图15示出了本专利技术实施例4的晶圆级封装结构的制造方法的不同步骤对应的结构示意图。
[0026]附图标记说明：
[0027]10
‑
基板；11
‑
硅通孔结构；200
‑
介质材料层；201
‑
第一介质材料；202
‑
第二介质材料；203
‑
第三介质材料；21
‑
互连垫；210
‑
互连线；22
‑
导电插塞；23
‑
上焊垫；24
‑
导电体；30
‑
芯片；31
‑
第一焊垫；32
‑
可光刻的键合材料；33
‑
开口；40
‑
塑封层；50
‑
下焊球；60
‑
封盖基板。
具体实施方式
[0028]以下结合附图和具体实施例对本专利技术作进一步详细说明。根据下面的说明和附
图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0029]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级封装结构的制造方法，其特征在于，包括：提供具有上焊垫的电转接板，所述电转接板包括相对的上表面和下表面，所述上表面至少暴露所述上焊垫的部分表面；提供至少一个芯片，所述芯片与所述电转接板相对的表面上具有第一焊垫；粘结所述电转接板和所述芯片，使所述上焊垫和所述第一焊垫相对，且所述上焊垫与所述第一焊垫之间形成空隙；采用电镀工艺在所述空隙中形成导电体，所述第一焊垫与所述上焊垫之间通过所述导电体电连接。2.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述上焊垫与所述第一焊垫在垂直于所述电转接板表面方向上的投影相互交错，且所述投影重叠区域的面积大于所述上焊垫或所述第一焊垫面积的一半。3.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述上焊垫或所述第一焊垫的面积为5
‑
200平方微米。4.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述导电体的横截面积大于10平方微米。5.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述空隙的高度为5
‑
200微米，和/或所述空隙的宽度大于10微米。6.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟，化学钯的时间为7
‑
32分钟；或，所述电镀工艺包括化学镍金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟。7.如权利要求1所述的晶圆级封装结构的制造方法，其特征在于，形成所述电转接板包括：提供基板，在所述基板上形成介质材料层以及位于所述介质材料层中的互连结构；形成连接所述互连结构并暴露于所述介质材料层顶面的所述上焊垫；去除所述基板，在所述介质材料层的下表面形成连接所述互连结构的下焊球；或，提供基板，在所述基板的上表面内部形成硅通孔结构，在所述基板上形成介质材料层以及位于所述介质材料层中、并连接所述硅通孔结构的互连结构；形成所述导电体后，对所述基板的下表面进行减薄，暴露出所述硅通孔结构，并形成连接所述硅通孔结构的下焊球；或，所述电转接板包括基板以及位于所述基板上表面的介质材料层，所述介质材料层中形成有互连结构，所述互连结构电连接所述上焊垫，形成所述导电体后，从所述基板的下表面形成硅通孔结构，并在所述基板的下表面形成连接所述硅通孔结构的下焊球，所述硅通孔结构的另一端电连接所述互连结构。8.如权利要求7任一项所述的晶圆级封装结构的制造方法，其特征在于，所述介质材料层为多层结构，所述方法包括：依次形成每一层介质材料；并形成贯穿单层或多层所述介质材料的所述导电插塞；形
成位于所述导电插塞两端的互...

【专利技术属性】
技术研发人员：黄河，刘孟彬，向阳辉，
申请(专利权)人：中芯集成电路宁波有限公司上海分公司，
类型：发明
国别省市：