一种晶圆级系统封装方法技术方案

本发明专利技术公开了一种晶圆级系统封装方法，包括：提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片具有暴露出所述器件晶圆上表面的第一焊垫；通过电镀工艺在所述第一焊垫上形成导电凸块；形成所述导电凸块后，提供至少一个第二芯片，所述第二芯片的下表面具有第二焊垫；将所述第二芯片键合在所述器件晶圆上，并使所述第二芯片的第二焊垫与所述导电凸块电连接。本发明专利技术通过电镀工艺形成导电凸块，通过可光刻的键合材料键合器件晶圆与第二芯片，并合理设置不同部件之间的对应关系，简化了工艺流程，提高了封装效率，提高成品率。提高成品率。提高成品率。

A wafer level system packaging method

【技术实现步骤摘要】
一种晶圆级系统封装方法


[0001]本专利技术涉及半导体器件制造领域，尤其涉及一种晶圆级系统封装方法。

技术介绍

[0002]随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(ball grid array，BGA)、芯片尺寸封装(chip scale package，CSP)、晶圆级封装(wafer level package，WLP)、三维封装(3D)和系统封装(system in package，SiP)。
[0003]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用三维立体堆叠模式的晶圆级系统封装(wafer level package system in package，WLPSIP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
[0004]在晶圆级系统封装工艺中，不仅需要将两片裸芯片键合在一起以实现物理连接，同时还需要连接其互连引线，从而实现电性连接。

技术实现思路

[0005]本专利技术的目的在于提供一种晶圆级系统封装方法，简化封装工艺。
[0006]为了实现上述目的，本专利技术提供一种晶圆级系统封装方法，包括：
[0007]提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片具有暴露出所述器件晶圆上表面的第一焊垫；
[0008]通过电镀工艺在所述第一焊垫上形成导电凸块；
[0009]形成所述导电凸块后，提供至少一个第二芯片，所述第二芯片的下表面具有第二焊垫；
[0010]将所述第二芯片键合在所述器件晶圆上，并使所述第二芯片的第二焊垫与所述导电凸块电连接。
[0011]本专利技术的有益效果在于：
[0012]通过电镀工艺形成导电凸块，之后进行焊接工艺完成晶圆级系统集成，电镀工艺可以同时形成整个晶圆上的导电凸块，可以提高效率，而且，与半导体的前段工艺兼容，从而可以利用前段工艺完成晶圆级系统集成，使整个系统集成的工艺效率大大提升，节省了前段工艺与封装工艺之间的转接。
[0013]进一步地，通过干膜键合第二芯片和器件晶圆，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小第二芯片与器件晶圆的结合应力。光刻干膜时，可以在预形成导电凸块的区域外周保留围墙结构的干膜，这样在形成导电凸块时，由于干膜的阻挡，可以形成预期形状的导电凸块，防止导电凸块横
向外溢。
[0014]进一步地，形成可光刻的键合材料时，其投影以第二芯片的中心为中心，覆盖面积大于第二芯片面积的10％，优选覆盖第二芯片的全部下表面(除第二焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证第二芯片下方没有空隙，提高结合强度，提高成品率。
[0015]进一步地，通过将多个第二芯片先键合在器件晶圆上，对多个第二芯片实现了预对准，因此多个第二芯片与导电凸块可以同时进行热压键合，相较于将每个第二芯片和导电凸块依次键合大幅度提高了制造效率。进一步地，第二焊垫与导电凸块在垂直于器件晶圆表面方向上重叠区域的面积大于第二焊垫面积的一半，以提高两者的结合强度。
附图说明
[0016]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1至图8示出了根据本专利技术实施例1的一种晶圆级系统封装方法中不同步骤中对应的结构示意图。
[0018]图9示出了根据本专利技术实施例2的一种晶圆级系统封装方法中形成开口步骤中对应的结构示意图。
[0019]附图标记说明：
[0020]10
‑
晶圆；11
‑
第一焊垫；101
‑
第一芯片；12
‑
介质层；13
‑
硅通孔结构；20
‑
第二芯片；21
‑
第二焊垫；30
‑
导电凸块；40
‑
可光刻的键合材料；50
‑
封装层；41
‑
开口；60
‑
封盖基板；200
‑
基板；61
‑
电连接结构。
具体实施方式
[0021]以下结合附图和具体实施例对本专利技术进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0022]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0023]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使
用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0024]在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级系统封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片具有暴露出所述器件晶圆上表面的第一焊垫；通过电镀工艺在所述第一焊垫上形成导电凸块；形成所述导电凸块后，提供至少一个第二芯片，所述第二芯片的下表面具有第二焊垫；将所述第二芯片键合在所述器件晶圆上，并使所述第二芯片的第二焊垫与所述导电凸块电连接。2.根据权利要求1所述的晶圆级系统封装方法，其特征在于，将所述第二芯片键合在所述器件晶圆上的方法包括：在所述第二芯片的下表面或者所述器件晶圆的上表面形成可光刻的键合材料，所述可光刻的键合材料避开所述第二焊垫和所述导电凸块所在的区域，通过所述可光刻的键合材料将所述第二芯片键合在所述器件晶圆上。3.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟，化学钯的时间为7
‑
32分钟；或，所述电镀工艺包括化学镍金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟。4.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述第一焊垫或所述第二焊垫的面积为5
‑
200平方微米；和/或，所述导电凸块的横截面积大于10平方微米。5.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述第二焊垫和所述导电凸块的材料为金属，通过热压键合工艺将所述第二焊垫与所述导电凸块电连接。6.根据权利要求5所述的晶圆级系统封装方法，其特征在于，每个所述第二焊垫与每个所述导电凸块逐一进行热压键合；或者多个所述第二焊垫与多个所述导电凸块同时进行热压键合。7.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述第二焊垫与所述导电凸块的材料组合包括金
‑
金、铜
‑
铜、铜
‑
锡或金
‑
锡。8.根...

【专利技术属性】
技术研发人员：黄河，刘孟彬，向阳辉，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：