一种晶圆级系统封装方法技术方案

本发明专利技术公开了一种晶圆级系统封装方法，包括：提供器件晶圆，其包括多个第一芯片，第一芯片具有暴露出器件晶圆上表面且相间隔的第一互连电极和外接电极；通过电镀工艺在外接电极上形成外接导电凸块，在第一互连电极上形成互连导电凸块；提供多个第二芯片和多个互连芯片，第二芯片的下表面具有裸露的第二互连电极；互连芯片中形成有互连结构，互连芯片的下表面暴露部分互连结构；将第二芯片和互连芯片键合在器件晶圆的上表面，并使第二互连电极与互连导电凸块电连接，互连芯片的互连结构与外接导电凸块电连接。本发明专利技术通过互连芯片将芯片模块的电性从器件晶圆的上表面引出，减小对器件晶圆的损伤，提高封装兼容性和可靠性。提高封装兼容性和可靠性。提高封装兼容性和可靠性。

A wafer level system packaging method

【技术实现步骤摘要】
一种晶圆级系统封装方法


[0001]本专利技术涉及半导体器件制造领域，尤其涉及一种晶圆级系统封装方法。

技术介绍

[0002]随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(ball grid array，BGA)、芯片尺寸封装(chip scale package，CSP)、晶圆级封装(wafer level package，WLP)、三维封装(3D)和系统封装(system in package，SiP)。
[0003]目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用三维立体堆叠模式的晶圆级系统封装(wafer level package system in package，WLPSIP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
[0004]在晶圆级系统封装工艺中，不仅需要将两片裸芯片键合在一起以实现物理连接，同时还需要连接其互连引线，从而实现电性连接。

技术实现思路

[0005]本专利技术的目的在于提供一种晶圆级系统封装方法，能够简化封装工艺。
[0006]为了实现上述目的，本专利技术提供了一种晶圆级系统封装方法，包括：
[0007]提供器件晶圆，所述器件晶圆具有第一芯片，所述第一芯片具有暴露出所述器件晶圆上表面且相间隔的第一互连电极和外接电极；
[0008]通过电镀工艺在所述外接电极上形成外接导电凸块，在所述第一互连电极上形成互连导电凸块；
[0009]提供多个第二芯片和多个互连芯片，所述第二芯片的下表面具有裸露的第二互连电极；所述互连芯片中形成有互连结构，所述互连芯片的下表面暴露部分所述互连结构；
[0010]将所述第二芯片和所述互连芯片键合在所述器件晶圆的上表面，并使所述第二互连电极与所述互连导电凸块电连接，所述互连芯片的互连结构与所述外接导电凸块电连接。
[0011]本专利技术的有益效果在于：
[0012]通过电镀工艺形成外接导电凸块和互连导电凸块，之后进行焊接工艺完成晶圆级系统集成，电镀工艺可以同时形成整个晶圆上的多个外接导电凸块和互连导电凸块，可以提高效率，而且，与半导体的前段工艺兼容，从而可以利用前段工艺完成晶圆级系统集成，使整个系统集成的工艺效率大大提升，节省了前段工艺与封装工艺之间的转接。
[0013]进一步地，通过互连芯片，将第一芯片和第二芯片构成的芯片模块的引出端(例如，I/O端)引至器件晶圆中具有第一互连电极和外接电极的一侧，与将引出端引至器件晶圆中背向第一互连电极和外接电极的一侧的方案相比，本专利技术后续能够不对器件晶圆进行
处理(例如，进行背面减薄处理或者硅通孔互连工艺)，从而减小对器件晶圆的损伤，有利于提高封装可靠性，而且，使所述封装方法适用于各种晶圆的系统集成，相应提高封装兼容性。
[0014]进一步地，通过干膜键合第二芯片和第一芯片以及互连芯片和第一芯片，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小第二芯片/互连芯片与第一芯片的结合应力。光刻干膜时，可以在预形成外接导电凸块和互连导电凸块的区域外周保留围墙结构的干膜，这样在形成外接导电凸块和互连导电凸块时，由于干膜的阻挡，可以形成预期形状的外接导电凸块和互连导电凸块，防止外接导电凸块和互连导电凸块横向外溢。
[0015]每个所述第二芯片以及每个所述互连芯片均以芯片级的方式单独键合于所述器件晶圆上，以便于能够精准地将每个第二芯片或每个互连芯片键合至预设的位置处，从而提高封装可靠性。
[0016]进一步地，多个第二芯片与互连导电凸块和/或多个互连芯片与外接导电凸块可以同时进行热压键合，相较于将每个第二芯片或互连芯片单点热压键合大幅度提高了制造效率。
[0017]进一步地，形成可光刻的键合材料时，其投影以第二芯片/互连芯片的中心为中心，覆盖面积大于第二芯片/互连芯片面积的10％，优选覆盖第二芯片/互连芯片的全部下表面(除电极所在的区域)，这样，在后续工艺形成塑封层时，保证第二芯片/互连芯片的下方没有空隙，提高结合强度，提高成品率。
[0018]进一步地，第二互连电极与互连导电凸块在垂直于器件晶圆表面方向上重叠区域的面积大于第二互连电极面积的一半，以提高两者的结合强度。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1至图8示出了根据本专利技术实施例1的一种晶圆级系统封装方法中不同步骤中对应的结构示意图。
[0021]图9示出了根据本专利技术实施例2的一种晶圆级系统封装方法中形成开口步骤中对应的结构示意图。
[0022]附图标记说明：
[0023]10
‑
器件晶圆；110
‑
第一互连电极；111
‑
外接电极；101
‑
第一芯片；12
‑
介质层；50
‑
互连芯片；501
‑
焊垫；502
‑
插塞；20
‑
第二芯片；21
‑
第二互连电极；30
‑
互连导电凸块；31
‑
外接导电凸块；40
‑
可光刻的键合材料；41
‑
开口；60
‑
塑封层；61
‑
重布线层；62
‑
焊球；70
‑
绝缘层；80
‑
封盖基板；81
‑
容置空腔；82
‑
电性引出结构。
具体实施方式
[0024]以下结合附图和具体实施例对本专利技术进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0025]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级系统封装方法，其特征在于，包括：提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片具有暴露出所述器件晶圆上表面且相间隔的第一互连电极和外接电极；通过电镀工艺在所述外接电极上形成外接导电凸块，在所述第一互连电极上形成互连导电凸块；提供多个第二芯片和多个互连芯片，所述第二芯片的下表面具有裸露的第二互连电极；所述互连芯片中形成有互连结构，所述互连芯片的下表面暴露部分所述互连结构；将所述第二芯片和所述互连芯片键合在所述器件晶圆的上表面，并使所述第二互连电极与所述互连导电凸块电连接，所述互连芯片的互连结构与所述外接导电凸块电连接。2.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟，化学钯的时间为7
‑
32分钟；或，所述电镀工艺包括化学镍金，其中化学镍的时间为30
‑
50分钟，化学金的时间为4
‑
40分钟。3.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述外接导电凸块和所述互连导电凸块在同一电镀工艺步骤中形成；或所述外接导电凸块和所述互连导电凸块在不同的电镀工艺步骤中形成。4.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述互连结构包括插塞，所述插塞为所述互连芯片的下表面暴露的部分；或者，所述互连结构包括插塞、与所述插塞连接的互连线、以及焊垫，所述焊垫为所述互连芯片的下表面暴露的部分。5.根据权利要求1所述的晶圆级系统封装方法，其特征在于，所述互连结构包括互连线和焊垫，所述焊垫为所述互连芯片的下表面暴露的部分；将所述互连芯片键合在所述第一芯片的上表面后，所述方法还包括：从所述互连芯片的上表面侧形成插塞，所述插塞与所述互连线相连。6.根据权利要求1所述的晶圆级系统封装方法，其特征在于，每个所述第二芯片以及每个所述互连芯片均以芯片级的方式单独键合于所述晶圆上；或者，在将所述第二芯片和所述互连芯片键合于所述器件晶圆之前，将所述第二芯片和所述互连芯片临时键合于基板上；在将所述第二芯片和所述互连芯片键合于所述器件晶圆之后，去除所述基板。7.根据权利要求1所述的晶圆级系统封装方法，其特征在于，将所述第二芯片键合在所述器件晶圆上的方法包括：在所述第二芯片的下表面或者所述器件晶圆的上表面形成可光刻的键合材料，所述可光刻的键合材料避开所述第一互连电极和所述第二互连电极所在的区域，通过所述可光刻的键合材料将所述第二芯片键合在所述器件晶圆上；和/或，将所述互连芯片键合在所述器件晶圆上的方法包括：在所述互连芯片的下表面或者所述器件晶圆的上表面形成可光刻的键合材料，所述可
光刻的键合材料避开所述外接电极和所述互连结构所在的区域，通过所述可光刻的键合材料将所述互连芯片键合在所述器件晶圆上。8.根据权利要求7所述的晶圆级系统封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。9.根据权利要求7所述的晶圆级系统封装方法，其特征在于，键合所述第二芯片时，形成的所述可光刻的键合材料的厚度为5
‑
200μm，且所述可光刻的键合材料在所述器件晶圆表面方向上的投影以所述第二芯片的...

【专利技术属性】
技术研发人员：黄河，刘孟彬，向阳辉，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：