信号处理系统、信号处理方法及电子设备技术方案

本申请提出了信号处理系统、信号处理方法及电子设备，能够提高对非线性系统的辨识精度。其中，一种信号处理系统，包括：分数时延生成单元，用于对所述信号处理系统的输入信号进行时延处理，以生成分数时延信号；整数时延单元，用于对分数时延信号进行延时处理，以生成经过整数时延处理的信号；模型处理单元，用于按照所述信号处理系统的数学模型，对经过整数时延处理的信号进行处理，得到信号处理系统的输出信号。输出信号。输出信号。

【技术实现步骤摘要】
信号处理系统、信号处理方法及电子设备


[0001]本申请涉及信号处理
，特别涉及信号处理系统、信号处理方法及电子设备。

技术介绍

[0002]在自动化控制、基站通信、音频信号处理等应用场景中，非线性系统辨识可以采用离散信号采样方式来实现。随着系统带宽增大以及辨识精度的要求提高，非线性系统辨识方案通常提高采样频率，以获取更好的时间分辨率，进而提高辨识精度。
[0003]然而，提高采样频率的方式会增加计算量，进而增加硬件功耗。
[0004]有鉴于此，在不增加硬件功耗的前提下时，如何提高辨识精度是需要解决的技术问题。

技术实现思路

[0005]本申请提出了信号处理系统、信号处理方法及电子设备，能够提高对非线性系统的辨识精度。
[0006]根据本申请一个方面，提供一种信号处理系统，包括：
[0007]分数时延生成单元，用于对所述信号处理系统的输入信号进行时延处理，以生成分数时延信号；
[0008]整数时延单元，用于对分数时延信号进行延时处理，以生成经过整数时延处理的信号；
[0009本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号处理系统，其特征在于，包括：分数时延生成单元，用于对所述信号处理系统的输入信号进行时延处理，以生成分数时延信号；整数时延单元，用于对分数时延信号进行延时处理，以生成经过整数时延处理的信号；模型处理单元，用于按照所述信号处理系统的数学模型，对经过整数时延处理的信号进行处理，得到信号处理系统的输出信号。2.如权利要求1所述的信号处理系统，其特征在于，所述信号处理系统的数学模型为广义记忆多项式；分数时延生成单元，用于生成第一分数时延信号和第二分数时延信号；所述整数时延单元包括第一整数时延模块和第二整数时延模块，其中，第一整数时延模块用于对第一分数时延信号进行延时处理，以输出第一整数时延信号，第二整数时延模块用于对第二分数时延信号进行延时处理，以输出第二整数时延信号；模型处理单元，用于按照所述广义记忆多项式，对第一整数时延信号和第二整数时延信号进行处理，得到信号处理系统的输出信号。3.如权利要求2所述的信号处理系统，其特征在于，所述信号处理系统的数学模型为分数时延的广义记忆多项式：y(n)＝∑
ijp
α
ijp
x(n
‑
i
‑
τ
i
)φ
p
(|x(n
‑
j
‑
δ
j
)|)，其中，n表示输入信号的采样点的序号，x(n)为输入信号，i，j为整数时延，φ
p
(
·
)为非线性函数基底，τ
i
表示抽头n
‑
i对应的分数时延，δ
j
表示抽头n
‑
j对应的分数时延，p表示非线性基底个数，α
ijp
表示输入信号的系数，y(n)表示输出信号；分数时延生成单元，用于生成τ
i
对应的第一分数时延信号x(n
‑
τ
i
)和δ
j
对应的第二分数时延信号x(n
‑
δ
j
)；第一整数时延模块用于对第一分数时延信号x(n
‑
τ
i
)进行延时处理，以输出第二整数时延信号x(n
‑
i
‑
τ
i
)，第二整数时延模块用于对第二分数时延信号x(n
‑
δ
j
)进行延时处理，以输出第二整数时延信号x(n
‑
j
‑
δ
j
)；模型处理单元包括非线性函数查找表、乘法器和累加器，其中，非线性函数查找表，用于根据α
ijp
、x(n
‑
j
‑
δ
j
)生成α
ijp
φ
p
(|x(n
‑
j
‑
δ
j
)|)；乘法器，用于生成x(n
‑
i
‑
τ
i
)与α
ijp
φ
p
(|x(n
‑
j
‑
δ
j
)|)的乘积；累加器，用于根据x(n
‑
i
‑
τ
i
)与α
ijp
φ
p
(|x(n
‑
j
‑
δ
j
)|)的乘积，生成信号处理系统的输出信号y(n)。4.如权利要求3所述的信号处理系统，其特征在于，进一步包括：处理器，用于确定所述分数时延的广义记忆多项式中α
ijp
、τ
i
、δ
j
。5.如权利要求3所述的信号处理系统，其特征在于，进一步包括：信号分配单元，用于将所述分数时延生成单元生成的第一分数时延信号x(n
‑
τ
i
)输入第一整数时延模块，以及将第二分数时延信号x(n
‑
δ
j
)输入第二整数时延模块。6.如权利要求4所述的信号处理系统，其特征在于，τ
i
、δ
j
取值范围均为预定离散集合，所述处理器根据下述方式确定所述分数时延的广义记忆多项式中α
ijp
、τ
i
、δ
j
：初始化矩阵A为空矩阵，初始化集合(τ，δ)为空集，初始化参数y
res
为y，其中，y表示目标信号；对于(i，j)的每一组取值，确定使得|A(i，j，τ
i
，δ
j
)
H
y
res
|值最大的其中A(i，j，τ
i
，
δ
j
)为分数时延的广义记忆多项式的非线性基底，其中，其中，A(i，j，τ
i
，δ
j
)
H
表示矩阵A(i，j，τ
i
，δ
j
)的共轭矩阵，表示(τ
i
，δ
j
)的一组取值；根据更新矩阵A，表示增广矩阵；根据y
res
＝y
‑
A*pinv(A)*y更新y
res
，其中，pinv(A)表示矩阵A的伪逆矩阵；将添加到集合(τ，δ)中；将pinv(A)与y乘积作为α
ijp
。7.如权利要求4所述的信号处理系统，其特征在于，τ
i
、δ
j
取值范围均为预定连续区间，所述处理器根据下述方式确定所述分数时延的广义记忆多项式中α
ijp
、τ
i
、δ
j
：初始化τ
i
...

【专利技术属性】
技术研发人员：言嘉，张美玲，章少敏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：