一种芯片超薄封装载板及芯片封装结构和芯片封装方法技术

本发明专利技术公开了一种芯片超薄封装载板及芯片封装结构和芯片封装方法，该载板为引线框架或基板，载板内形成有用于贴装芯片的基岛，基岛内形成有至少一个镂空区，镂空区边缘形成有半蚀刻区，半蚀刻区与镂空区形成台阶状，半蚀刻区用于填充固化剂一以贴装芯片，基岛形成的镂空区位于芯片在基岛上的正投影内，镂空区未贴装芯片的一侧用于填充固化剂二以粘结芯片，载板的边框形成有导电焊盘，导电焊盘用于与芯片的引出端连接。本发明专利技术适用于所有封装类型，能够突破现有芯片厚度极限，通过半蚀刻区贴装超薄芯片，进一步减少封装厚度，采用背面刷胶工艺涂抹固化剂填充镂空区，可避免由于芯片超薄固化剂上翻至芯片正面造成的异常，提高芯片性能，提高良品率。提高良品率。提高良品率。

A chip ultra-thin packaging carrier, chip packaging structure and chip packaging method

【技术实现步骤摘要】
一种芯片超薄封装载板及芯片封装结构和芯片封装方法


[0001]本专利技术涉及半导体封装
，更具体涉及一种芯片超薄封装载板及芯片封装结构和芯片封装方法。

技术介绍

[0002]随着半导体行业的快速发展，对芯片性能要求越来越高，功耗也随之增加，芯片的发热量会增加，导电要求越来越高，那么就要求芯片做的更薄，且必须使用导热和导电性能更优异的高导胶，这样更利于散热和满足产品导电要求，以此来提升产品的性能。
[0003]目前现有的技术能力和方案仅能做到芯片厚度仅为75um左右，且仅能用于QFN(Quad Flat No
‑
leads Package，方形扁平无引脚封装)、LGA(Land Grid Array，触点阵列封装)和BGA(Ball Grid Array，球栅阵列封装)类封装，远远无法满足其它类型封装，比如SOP(Small Out
‑
Line Package，小外形引脚封装)、QFP(Quad Flat Package，方型扁平式封装)等所有有引脚类封装)的要求。
[0004]由于芯片超薄，传统结构的引线框架或基板使用传统点胶工艺容易造成银胶上翻到芯片表面造成电路之间的桥接，从而造成功能异常，产品良率损失。

技术实现思路

[0005]为了解决上述问题，本专利技术提供了一种芯片超薄封装载板及芯片封装结构和芯片封装方法，适用于所有封装类型，能够突破现有芯片厚度的极限，可避免由于芯片超薄固化剂上翻至芯片正面造成的异常，提高产品良品率。
[0006]根据本专利技术的一个方面，提供了一种芯片超薄封装载板，所述载板为引线框架或基板，载板内形成有用于贴装芯片的基岛，基岛内形成有至少一个镂空区，镂空区的边缘形成有半蚀刻区，半蚀刻区与镂空区形成台阶状，半蚀刻区用于填充固化剂一以贴装芯片，基岛形成的镂空区位于芯片在基岛上的正投影内，镂空区未贴装芯片的一侧用于填充固化剂二以粘结芯片，载板的边框形成有导电焊盘，导电焊盘用于与芯片的引出端连接。
[0007]在一些实施方式中，半蚀刻区通过粗化处理形成粗化表面层。
[0008]在一些实施方式中，半蚀刻区的深度大于或等于20μm。
[0009]在一些实施方式中，半蚀刻区的宽度大于或等于100μm。
[0010]根据本专利技术的另一个方面提供了一种芯片封装结构，包括上述的芯片超薄封装载板，载板正面的半蚀刻区通过固化剂一贴装有芯片，载板背面涂刷固化剂二，固化剂二填充于镂空区，固化剂一和固化剂二百分百覆盖芯片的背面，芯片的引出端通过焊线与载板的导电焊盘连接。
[0011]在一些实施方式中，载板覆盖有塑封料或陶瓷盖，以保护芯片、以及芯片的引出端和导电焊盘之间连接的焊线。
[0012]根据本专利技术的另一个方面提供了一种芯片封装方法，采用上述的芯片封装结构，该方法包括如下步骤：
[0013]S01：在载板的基岛上形成镂空区，在镂空区的边缘形成半蚀刻区，半蚀刻区与镂空区形成台阶状；
[0014]S02：在基岛的半蚀刻区点固化剂一；
[0015]S03：在基岛的半蚀刻区贴装芯片，使基岛形成的镂空区位于芯片在基岛上的正投影内，固化剂一使芯片与载板的基岛粘结，芯片的引出端与载板的导电焊盘通过焊线对应连接；
[0016]S04：整体翻转载板，在载板背面采用刷胶工艺均匀涂抹固化剂二，固化剂二填充于镂空区，使固化剂二与芯片、基岛结合，芯片背面百分百覆盖固化剂一和固化剂二，且固化剂一和固化剂二不会污染至芯片正面。
[0017]在一些实施方式中，在半蚀刻区形成后，对半蚀刻区进行粗化处理，以提高固化剂一与基岛的结合力。
[0018]在一些实施方式中，在固化剂二与芯片结合后，使用塑封料或陶瓷盖覆盖所述载板，以保护芯片、以及芯片的引出端和导电焊盘之间连接的焊线。
[0019]与现有技术相比，本专利技术的有益效果是：本专利技术提供了一种芯片超薄封装载板及利用该载板实现的芯片封装结构，任何封装类型的引线框架或基板(即载板)通过半蚀刻区贴装超薄芯片，能减少封装的厚度，能够突破现有芯片厚度的极限，可以做到芯片厚度20μm甚至更薄，芯片贴装固定后，整体翻转在载板背面采用刷胶工艺涂抹固化剂二，固化剂二填充镂空区进行散热和导电，使固化剂二与芯片、基岛结合，完成该芯片封装结构采用的芯片封装方法，采用背面刷胶方式填充固化剂，可保证芯片接触的固化剂覆盖率达到百分百，且不会由于芯片超薄固化剂上翻至芯片正面而污染芯片正面，提高了芯片性能，提高了封装良品率，可使用塑封料或陶瓷盖覆盖载板，以保护芯片、以及芯片的引出端和导电焊盘之间连接的焊线，避免外部环境对芯片和焊线造成不良影响。
附图说明
[0020]图1是本专利技术一种芯片超薄封装载板的一实施方式的结构示意图；
[0021]图2是本专利技术一种芯片封装结构的一实施方式的结构示意图；
[0022]图3是本专利技术一种芯片封装结构的一实施方式的结构示意图；
[0023]图4是本专利技术一种芯片封装方法的一实施方式的流程示意图。
具体实施方式
[0024]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0025]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]如图1至3所示，本专利技术实施例提供一种芯片超薄封装载板，该载板110可以是引线
框架或基板。载板110内形成有基岛120，基岛120用于贴装芯片210，基岛120内形成有镂空区122。基岛120上，镂空区122的边缘形成有半蚀刻区121，半蚀刻区121与镂空区122形成台阶状，半蚀刻区121用于填充固化剂一220以贴装芯片210。基岛120形成的镂空区122位于芯片210在基岛120上的正投影内，镂空区122未贴装芯片210的一侧用于填充固化剂二221以粘结芯片210。载板110的边框形成有导电焊盘111，导电焊盘111用于与芯片210的引出端连接。
[0027]固化剂一220和固化剂二221可均采用高导胶，也可选用其他胶体。
[0028]半蚀刻区121和镂空区122，可以采用切割或蚀刻等方式形成，以使载板110具有上述结构，此处不做限制。镂空区122的面积在基岛120的表面上的占比大，可较大程度的通过镂空区122增加芯片210的散热效果。镂空区122的主要作用在于，在基岛120背面进行背面刷胶工艺均匀涂抹固化剂二221，固化剂二221填充于镂空区122时，使固化剂二221与芯片210、基岛120结合，利用该结构，可保证芯片210背面接触的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片超薄封装载板，其特征在于，所述载板为引线框架或基板，所述载板内形成有用于贴装芯片的基岛，所述基岛内形成有至少一个镂空区，所述镂空区的边缘形成有半蚀刻区，所述半蚀刻区与镂空区形成台阶状，所述半蚀刻区用于填充固化剂一以贴装芯片，所述基岛形成的镂空区位于芯片在基岛上的正投影内，所述镂空区未贴装芯片的一侧用于填充固化剂二以粘结芯片，所述载板的边框形成有导电焊盘，所述导电焊盘用于与芯片的引出端连接。2.根据权利要求1所述的芯片超薄封装载板，其特征在于，所述半蚀刻区通过粗化处理形成粗化表面层。3.根据权利要求2所述的芯片超薄封装载板，其特征在于，所述半蚀刻区的深度大于或等于20μm。4.根据权利要求3所述的芯片超薄封装载板，其特征在于，所述半蚀刻区的宽度大于或等于100μm。5.一种芯片封装结构，其特征在于，包括如权利要求1至4任意一项所述的芯片超薄封装载板，所述载板正面的半蚀刻区通过固化剂一贴装有芯片，所述载板背面涂刷固化剂二，所述固化剂二填充于镂空区，所述固化剂一和固化剂二百分百覆盖芯片的背面，所述芯片的引出端通过焊线与载板的导电焊盘连接。6.根据权利要求5所述的芯片封装...

【专利技术属性】
技术研发人员：刘伟，张恒运，
申请(专利权)人：江苏芯德半导体科技有限公司，
类型：发明
国别省市：