一种分栅快闪存储单元及其制备方法技术

本发明专利技术提供一种分栅快闪存储单元及其制备方法，包括：衬底及形成于所述衬底上的源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述擦除栅包括第一部分和第二部分，所述第一部分沿水平方向延伸。所述第二部分沿竖直方向延伸；所述字线栅及所述遂穿氧化层依次堆叠于所述衬底上，且所述字线栅向上延伸至覆盖所述栅介质层及所述第一部分远离所述源线的一侧的侧壁。将所述擦除栅分为两部分，有效减小器件的尺寸，同时，所述擦除栅的设置可以减小所述分栅快闪存储单元的阈值电压，实现在低电压条件下进行读操作。电压条件下进行读操作。电压条件下进行读操作。

A grating flash memory cell and its preparation method

【技术实现步骤摘要】
一种分栅快闪存储单元及其制备方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种分栅快闪存储单元及其制备方法。

技术介绍

[0002]快闪存储器具有存储密度高、可靠性好及便于携带等优点，因此快闪存储器从问世以来广泛应用于手机、笔记本和U盘等移动和通讯设备中。快闪存储器一般包括两种结构：栅极叠层(stack gate)和分栅(split gate)结构，目前应用较广泛的为分栅结构，随着半导体器件尺寸的不断减小，现存的分栅快闪存储器普遍存在面积较大及源线阻值过大的问题。

技术实现思路

[0003]本专利技术的目的在于提供一种分栅快闪存储单元及其制备方法，以解决现有的分栅快闪存储单元的单元面积较大且读取电压较高的问题。
[0004]为了达到上述目的，本专利技术提供了一种分栅快闪存储单元，包括：
[0005]衬底及形成于所述衬底上的源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；
[0006]每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅、栅介质层、擦除栅依次堆叠于所述衬底上，所述栅介质层包括第一介质层和第二介质层，所述擦除栅包括第一部分和第二部分，所述第一介质层覆盖所述浮栅，所述第二介质层覆盖部分所述第一介质层，所述第一部分覆盖所述第二介质层，所述第二部分覆盖所述第一介质层的剩余部分并向上延伸至覆盖所述第二介质层和所述第一部分的侧壁，且所述第二部分位于靠近所述源线的一侧；
[0007]所述字线栅及所述遂穿氧化层依次堆叠于所述衬底上，且所述字线栅向上延伸至覆盖所述栅介质层及所述第一部分远离所述源线的一侧的侧壁。
[0008]可选的，每个所述存储位还包括：
[0009]第一侧墙，至少覆盖所述第二部分、所述第一介质层及所述浮栅靠近所述源线的一侧的侧壁；
[0010]第二侧墙，位于所述第一部分上；
[0011]第三侧墙，至少覆盖所述第一部分、所述第一介质层、所述第二介质层及所述浮栅远离所述源线的一侧的侧壁；
[0012]第四侧墙，至少覆盖所述字线栅及所述遂穿氧化层远离所述源线的一侧的侧壁。
[0013]可选的，所述第一介质层包括第一氧化层，所述第二介质层包括氮化层和覆盖所述氮化层的第二氧化层。
[0014]可选的，所述分栅快闪存储单元还包括：
[0015]源区，位于所述源线底部的所述衬底内，所述源区在水平方向上与每个所述浮栅均具有重叠部分；
[0016]两个漏区，分别位于每个所述字线栅层底部的所述衬底内，且每个所述遂穿氧化层覆盖相应的所述漏区的部分区域；
[0017]若干插塞，分别与所述源线、所述字线栅及所述漏区对应电连接，并分别将所述源线、所述字线栅及所述漏区引出。
[0018]可选的，所述分栅快闪存储单元利用热电子注入方式进行编程操作，利用所述浮栅至所述擦除栅的第二部分之间电子的F
‑
N遂穿效应进行擦除操作，利用沟道反型开启进行读操作。
[0019]可选的，所述遂穿氧化层的厚度为
[0020]可选的，所述浮栅在水平方向上的长度为
[0021]基于同一种专利技术构思，本专利技术还提供一种分栅快闪存储单元的制备方法，包括：
[0022]提供衬底，所述衬底上形成源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；
[0023]每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅、所述栅介质层、所述擦除栅依次堆叠于所述衬底上，所述栅介质层包括第一介质层和第二介质层，所述擦除栅包括第一部分和第二部分，所述第一介质层覆盖所述浮栅，所述第二介质层覆盖部分所述第一介质层，所述第一部分覆盖所述第二介质层，所述第二部分覆盖所述第一介质层的剩余部分并向上延伸至覆盖所述第二介质层和所述第一部分的侧壁，且所述第二部分位于靠近所述源线的一侧；
[0024]所述字线栅及所述遂穿氧化层依次堆叠于所述衬底上，且所述字线栅向上延伸至覆盖所述栅介质层及所述第一部分远离所述源线的一侧的侧壁。
[0025]可选的，形成所述存储位的步骤包括：
[0026]在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠于所述衬底上的浮栅材料层、第一介质材料层、第二介质材料层、第一擦除栅材料层及硬掩膜层；
[0027]依次刻蚀所述硬掩膜层、所述第一擦除栅材料层及所述第二介质材料层以形成开口；
[0028]在所述开口两侧的部分侧壁上形成第二擦除栅材料层，所述第二擦除栅材料层构成所述第二部分；
[0029]沿所述开口继续刻蚀所述第一介质材料层及所述浮栅材料层，以使所述开口向下延伸至露出所述衬底；
[0030]在所述开口内填充源线材料以形成所述源线；
[0031]去除所述硬掩膜层后，继续向下依次刻蚀所述第一擦除栅材料层、所述第二介质材料层、所述第一介质材料层及所述浮栅材料层直至露出所述衬底，剩余的所述第一擦除栅材料层、所述第二介质材料层、所述第一介质材料层及所述浮栅材料层分别构成所述第一部分、所述第二介质层、所述第一介质层及所述浮栅。
[0032]可选的，刻蚀形成所述开口直至露出所述衬底之后，形成所述源线材料层之前，还包括：
[0033]对所述开口内的所述衬底进行第一离子注入工艺，在所述开口内的所述衬底内形成源区。
[0034]可选的，依次刻蚀所述硬掩膜层、所述第一擦除栅材料层及所述第二介质材料层以形成所述开口的步骤包括：
[0035]刻蚀所述硬掩膜层形成所述开口，并在所述开口两侧的侧壁上形成第二侧墙；
[0036]以所述第二侧墙为掩模，沿所述开口继续刻蚀所述第一擦除栅材料层及第二介质材料层，以使所述开口向下延伸至露出所述第一介质材料层。
[0037]可选的，沿所述开口继续刻蚀所述第一介质材料层及所述浮栅材料层之后，在所述开口内填充源线材料以形成所述源线之前，形成所述存储位的步骤还包括：
[0038]在所述开口两侧的部分侧壁上形成第一侧墙，所述第一侧墙至少覆盖所述第二部分、所述第一介质材料层及所述浮栅材料层的侧壁；以及，
[0039]在形成所述第一部分、所述第二介质层、所述第一介质层及所述浮栅层之后，至少在所述第一部分、所述第二介质层、所述第一介质层及所述浮栅层远离所述源线的一侧的侧壁上形成第三侧墙。
[0040]可选的，形成所述第一部分、所述第二介质层、所述第一介质层及所述浮栅层之后，形成所述存储位的步骤还包括：
[0041]在所述衬底上依次形成遂穿氧化材料层及字线材料层；
[0042]依次刻蚀所述字线材料层及所述遂穿氧化材料层直至露出所述衬底，剩余的所述遂穿氧化材料层及所述字线栅材料层分别构成所述遂穿氧化层及所述字线栅。
[0043]可选的，形成所述遂穿氧化层及所述字线栅之后，形成所述存储位的步骤还包括：
[0044]在所述字线栅及所述遂穿氧化层远离所述源线的一侧的侧壁上形成第四侧墙。...

【技术保护点】

【技术特征摘要】
1.一种分栅快闪存储单元，其特征在于，包括：衬底及形成于所述衬底上的源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅、栅介质层、擦除栅依次堆叠于所述衬底上，所述栅介质层包括第一介质层和第二介质层，所述擦除栅包括第一部分和第二部分，所述第一介质层覆盖所述浮栅，所述第二介质层覆盖部分所述第一介质层，所述第一部分覆盖所述第二介质层，所述第二部分覆盖所述第一介质层的剩余部分并向上延伸至覆盖所述第二介质层和所述第一部分的侧壁，且所述第二部分位于靠近所述源线的一侧；所述字线栅及所述遂穿氧化层依次堆叠于所述衬底上，且所述字线栅向上延伸至覆盖所述栅介质层及所述第一部分远离所述源线的一侧的侧壁。2.如权利要求1所述的一种分栅快闪存储单元，其特征在于，每个所述存储位还包括：第一侧墙，至少覆盖所述第二部分、所述第一介质层及所述浮栅靠近所述源线的一侧的侧壁；第二侧墙，位于所述第一部分上；第三侧墙，至少覆盖所述第一部分、所述第一介质层、所述第二介质层及所述浮栅远离所述源线的一侧的侧壁；第四侧墙，至少覆盖所述字线栅及所述遂穿氧化层远离所述源线的一侧的侧壁。3.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述第一介质层包括第一氧化层，所述第二介质层包括氮化层和覆盖所述氮化层的第二氧化层。4.如权利要求1所述的一种分栅快闪存储单元，其特征在于，还包括：源区，位于所述源线底部的所述衬底内，所述源区在水平方向上与每个所述浮栅均具有重叠部分；两个漏区，分别位于每个所述字线栅层底部的所述衬底内，且每个所述遂穿氧化层覆盖相应的所述漏区的部分区域；若干插塞，分别与所述源线、所述字线栅及所述漏区对应电连接，并分别将所述源线、所述字线栅及所述漏区引出。5.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述分栅快闪存储单元利用热电子注入方式进行编程操作，利用所述浮栅至所述擦除栅的第二部分之间电子的F
‑
N遂穿效应进行擦除操作，利用沟道反型开启进行读操作。6.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述遂穿氧化层的厚度为7.如权利要求1所述的一种分栅快闪存储单元，其特征在于，所述浮栅在水平方向上的长度为8.一种分栅快闪存储单元的制备方法，其特征在于，包括：提供衬底，所述衬底上形成源线及两个存储位，两个所述存储位对称设置，所述源线位于两个所述存储位之间；每个所述存储位包括浮栅、栅介质层、擦除栅、字线栅及遂穿氧化层，所述浮栅、所述栅介质层、所述擦除栅依次堆叠于所述衬底上，所述栅介质层包括第一介质层和第二介质层，
所述擦除栅包括第一部分和第二部分，所述第一介质层覆盖所述浮栅，所述第二介质层覆盖部分所述第一介质层，所述第一部分覆盖所述第二介质层，所述第二部分覆盖所述第一介质层的剩余部分并向上延伸至覆盖所述第二介质层和所述第一部分的侧壁，且所述第二部分位于靠近所述源线的一侧；所述字线栅及所述遂穿氧化层依次堆叠于所述衬底上，且所述字线栅向上延伸至覆盖所述栅介质层及所述第一部分远离所述源线的一侧的侧壁。9.如权利要求8所述的一种分栅快闪存储单元的制备方法，其特征在于，形成所述存储位的步骤包括：在所述...

【专利技术属性】
技术研发人员：李冰寒，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：