【技术实现步骤摘要】
【国外来华专利技术】微电子装置组合件和封装体以及相关方法和系统
[0001]优先权声明
[0002]本申请要求于2019年10月17日提交的题为“用于制造微电子装置封装体及相关封装体和系统的方法(Methods for Fabrication of Microelectronic Device Packages and Related Packages and Systems)”的美国临时专利申请序列号62/916,371、于2020年6月11日提交的题为“用于制造微电子装置封装体及相关封装体和系统的方法(Methods for Fabrication of Microelectronic Device Packages and Related Packages and Systems)”的美国临时专利申请序列号63/037,902以及于2020年7月27日提交的题为“微电子装置组合件和封装体以及相关方法和系统(Microelectronic Device Assemblies and Packages and Related Methods and Systems)”...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种微电子装置组合件，其包括：衬底，所述衬底具有暴露于其表面上的导体；所述衬底上的由两个或两个以上微电子装置构成的堆叠，每个微电子装置包括有源表面，所述有源表面具有可操作地耦接到导电迹线的接合衬垫，所述导电迹线在介电材料之上延伸到所述堆叠的至少一个侧面以外的通孔位置；以及通孔，所述通孔在所述通孔位置处延伸穿过所述介电材料，并且包括与所述两个或两个以上微电子装置中的每一个的所述导电迹线中的至少一些接触的导电材料，并且延伸到所述衬底的暴露导体。2.根据权利要求1所述的微电子装置组合件，其中包括导电材料的所述通孔中的至少一些被配置成，与所述堆叠的所述两个或两个以上微电子装置中的选定微电子装置的导电迹线结合，在所述堆叠的所述两个或两个以上微电子装置中的至少两个之间路由信号。3.根据权利要求1所述的微电子装置组合件，其中所述导电迹线在所述介电材料之上延伸到所述堆叠的多个侧面以外的所述通孔位置。4.根据权利要求1所述的微电子装置组合件，其中所述通孔位置平行于所述堆叠的所述至少一个侧面被布置成一行或多行。5.根据权利要求4所述的微电子装置组合件，其中包括导电材料的所述通孔中的至少一些被配置成，与所述堆叠的所述两个或两个以上微电子装置中的选定微电子装置的导电迹线结合，通过延伸穿过至少两个通孔的导电材料的信号路径在所述堆叠的所述两个或两个以上微电子装置中的至少两个之间路由信号。6.根据权利要求5所述的微电子装置组合件，其中所述通孔位置被布置成至少两行，并且所述堆叠的所述两个或两个以上微电子装置中的至少两个之间的所述信号路径延伸穿过不同行的通孔的导电材料。7.根据权利要求3所述的微电子装置组合件，其中所述通孔位置被布置成至少两行，并且所述至少两行的所述通孔位置与某一行的位于至少一个相邻行的通孔位置之间的通孔位置对准或交错。8.根据权利要求4所述的微电子装置组合件，其中所述通孔位置布置在所述堆叠的所有侧面上，并且所述通孔位置的最外面的行包括提供电磁干扰(EMI)保护的接地拼接结构。9.根据权利要求8所述的微电子装置组合件，其进一步包括接地结构，所述接地结构在最上面的微电子装置之上延伸，可操作地耦接到所述接地拼接结构，并且所述接地结构和接地拼接结构提供法拉第笼。10.根据权利要求9所述的微电子装置组合件，其进一步包括射频天线，所述射频天线安置在接地结构之上并与所述接地结构电隔离，并且可操作地耦接到所述堆叠的一或多个微电子装置。11.根据权利要求1所述的微电子装置组合件，其中在所述介电材料之上延伸到所述堆叠的至少一个侧面以外的通孔位置的所述导电迹线包括扇出型封装体配置的再分布层(FOP配置的RDL)结构。12.根据权利要求1所述的微电子装置组合件，其中在所述介电材料之上延伸到所述堆叠的至少一个侧面以外的所述通孔位置的所述导电迹线包括位于聚合物膜上的Ag或Cu迹线。
13.根据权利要求1所述的微电子装置组合件，其进一步包括位于所述堆叠的最上面的微电子装置上的介电热界面材料(TIM)和位于所述TIM上的散热器结构。14.根据权利要求1所述的微电子装置组合件，其中所述微电子装置包括半导体管芯。15.根据权利要求14所述的微电子装置组合件，其进一步包括另一个半导体管芯，所述另一个半导体管芯在所述半导体管芯下方并且以直接芯片附接(DCA)配置通过从其有源表面延伸的导电元件可操作地耦接到暴露于所述衬底表面上的导体。16.根据权利要求15所述的微电子装置组合件，其中所述半导体管芯包括从存储器管芯，并且所述另一个半导体管芯包括主存储器管芯，其中所述微电子装置组合件配置有主/从DDR架构。17.根据权利要求15所述的微电子装置组合件，其中所述半导体管芯被配置为存储器管芯，并且所述另一个半导体管芯是被配置为存储器控制器的逻辑管芯。18.根据权利要求1所述的微电子装置组合件，其中所述微电子装置包括表现出至少两种不同功能的半导体管芯。19.根据权利要求1所述的微电子装置组合件，其进一步包括：聚合物膜，所述聚合物膜在所述介电材料和导电迹线之上；以及环氧树脂模制化合物(EMC)，所述环氧树脂模制化合物侧向地包围所述两个或两个以上微电子装置中的每一个；以及延伸穿过所述EMC的所述通孔。20.根据权利要求19所述的微电子装置组合件，其进一步包括所述两个或两个以上微电子装置中的每一个的侧面上的管芯附接膜(DAF)以及与所述介电材料和导电迹线相对的EMC，所述通孔延伸穿过所述DAF。21.根据权利要求19所述的微电子装置组合件，其进一步包括所述堆叠下方的另一个微电子装置，其邻近所述衬底并具有面向所述衬底的有源表面，所述另一个微电子装置的接合衬垫通过延伸穿过聚合物膜的导电元件与所述衬底的导体通信，并与所述衬底的暴露的导体接触。22.根据权利要求19所述的微电子装置组合件，其中在所述介电材料之上延伸到相关联的微电子装置的覆盖区以外的通孔位置的所述导电迹线包括扇出型封装体配置的再分布层(FOP配置的RDL)结构。23.一种电子系统，其包括：输入装置；输出装置；处理器装置；以及至少一个存储器装置，其中所述处理器装置、所述至少一个存储器装置或其组合中的至少一个被配置为组合件，所述组合件包括：所述衬底上的由两个或两个以上半导体管芯构成的堆叠，每个半导体管芯包括有源表面，所述有源表面可操作地耦接到导电迹线，所述导电迹线在介电材料之上朝向所述堆叠的至少一个侧面以外的通孔位置延伸，其中所述通孔延伸穿过所述介电材料到达所述衬底的导体，并且所述两个或两个以上
半导体管芯中的每一个的所述导电迹线中的至少一些可操作地耦接到所述导电通孔中的至少一些。24.根据权利要求23所述的电子系统，其进一步包括所述由两个或两个以上半导体管芯构成的堆叠下方的至少一个其它半导体管芯，所述至少一个其它半导体管芯具有面向所述衬底的有源表面并且以直接芯片附接(DCA)配置可操作地耦接到其导体。25.一种方法，其包括：在介电材料上提供单切的半导体管芯，所述单切的半导体管芯具有在其有源表面之上并且在其至少一个侧向外围以外延伸的导电迹线；在衬底上以相互间隔的关系形成所述单切的半导体管芯的堆叠；在位置处穿过所述导电迹线和所述介电材料形成在所述堆叠的所述单切的半导体管芯的至少一个侧向外围以外延伸到所述衬底的相邻表面上的导电衬垫或迹线；以及用导电材料填充所述通孔。26.根据权利要求25所述的方法，其进一步包括，在介电材料上提供单切的半导体管芯之前进行以下操作，所述单切的半导体管芯具有在其有源表面之上并且在其至少一个侧向外围以外延伸的导电迹线：在半导体衬底的有源表面的管芯位置上制造有源电路系统；进行测试以确定已知良好管芯(KGD)的管芯位置；将所述半导体衬底单切成单独的KGD；将每个KGD与所述介电材料上的所述导电迹线进行耦接；以及形成所述单独的KGD的堆叠作为所述单切的半导体管芯的堆叠。27.根据权利要求25所述的方法，其进一步包括，在用所述导电材料填充所述通孔之后：用环氧树脂模制化合物(EMC)包封所述衬底上的所述单切的半导体管芯的堆叠；在所述衬底上与所述半导体管芯的堆叠相对地应用或形成导电元件；测试所述单切的半导体管芯的堆...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。