差动放大电路、接收电路以及半导体集成电路制造技术

差动放大电路部具有：第一以及第二晶体管(205、206)，设置在电流源电路与负载电路之间，在栅极接受差动输入信号，在漏极生成差动输出信号；以及第三晶体管(433)，连接在第一以及第二晶体管的源极之间，在栅极接受控制信号，复制放大电路部具有：电压生成电路，生成第一以及第二基准电压；第一以及第二复制晶体管(416、417)，是第一以及第二晶体管的复制品，在栅极接受第一以及第二基准电压，在漏极生成复制输出信号；第三复制晶体管(415)，连接在第一以及第二复制晶体管的源极之间，在栅极接受控制信号；以及运算放大器(422)，根据第一以及第二基准电压中的至少一方与复制输出信号之差，生成控制信号。生成控制信号。生成控制信号。

【技术实现步骤摘要】
【国外来华专利技术】差动放大电路、接收电路以及半导体集成电路


[0001]本专利技术涉及差动放大电路、接收电路以及半导体集成电路。

技术介绍

[0002]在专利文献1中公开了具有差动放大器和控制信号生成器的高速差动放大器。差动放大器放大第一输入信号与第二输入信号之间的电压差，生成输出信号。控制信号生成器包括作为差动放大器的复制品的复制差动放大器，生成控制差动放大器以及复制差动放大器的增益的控制信号。
[0003]在专利文献2中公开了具有第一晶体管、第二晶体管、电阻器、第三晶体管的增益放大器。第一晶体管具有第一控制端口、第一输入端口以及第一输出端口。第二晶体管具有第二控制端口、第二输入端口以及第二输出端口。电阻器具有与第一输出端口连接的第一端、以及与第二输出端口连接的第二端。第三晶体管与第一输出端口以及第二输出端口连接，并且与电阻器并联连接。在对第三晶体管施加控制电压，并对第一控制端口施加输入电压时，第二控制端口在第一输入端口以及第二输入端口通过控制电压被选择性地修正，以生成所希望的输出。
[0004]在专利文献3中公开了具有第一放大电路、第二放大电路、第三放大电路以及电流镜电路的可变增益放大电路。第一放大电路具有：在控制端子输入差动输入电压的第一晶体管以及第二晶体管、连接在第一晶体管与第二晶体管之间并在控制端子输入增益控制信号的第三晶体管、以及输出与在第一晶体管流过的电流和在第二晶体管流过的电流分别对应的第一输出电流与第二输出电流的差动电流的输出部。第二放大电路具有：在控制端子分别输入第一电压以及第二电压的第四晶体管以及第五晶体管、连接在第四晶体管与第五晶体管之间并在控制端子输入上述的增益控制信号的第六晶体管、以及输出与在第四晶体管流过的电流和在第五晶体管流过的电流分别对应的第一电流与比第一电流小的第二电流的差动电流的输出部。第三放大电路具有：在控制端子分别输入第三电压以及第四电压的第七晶体管以及第八晶体管、连接在第七晶体管与第八晶体管之间的电阻元件、以及输出与在第七晶体管流过的电流和在第八晶体管流过的电流分别对应的第三电流与比第三电流小的第四电流的差动电流的输出部。电流镜电路根据第一电流与第四电流的合成电流和第二电流与第三电流的合成电流，生成上述的增益控制信号。
[0005]专利文献1：美国专利申请公开第2011/0001562号说明书
[0006]专利文献2：日本特表2018－522490号公报
[0007]专利文献3：日本特开2002－198755号公报
[0008]差动放大电路的增益根据温度而变动。在使用参数，将差动放大电路的增益控制为恒定的情况下，有参数数量增加，控制变得复杂，响应速度降低的课题。

技术实现思路

[0009]本专利技术的目的在于，在差动放大电路中，利用简单的控制，并且在保持动作的高速
性的同时，使差动放大电路部的增益恒定。
[0010]差动放大电路具有差动放大电路部和复制放大电路部，上述差动放大电路部具有：第一晶体管以及第二晶体管，设置在电流源电路与负载电路之间，在栅极接受差动输入信号，在漏极生成差动输出信号；以及第三晶体管，连接在上述第一晶体管以及第二晶体管的源极之间，在栅极接受控制信号，上述复制放大电路部具有：电压生成电路，生成第一基准电压以及第二基准电压；第一复制晶体管以及第二复制晶体管，是上述第一晶体管以及第二晶体管的复制品，在栅极接受上述第一基准电压以及第二基准电压，在漏极生成复制输出信号；第三复制晶体管，连接在上述第一复制晶体管以及第二复制晶体管的源极之间，在栅极接受上述控制信号；以及运算放大器，根据上述第一基准电压以及第二基准电压中的至少一方与上述复制输出信号之差，生成上述控制信号，上述运算放大器生成上述控制信号，以使得上述复制放大电路部的增益恒定。
[0011]在差动放大电路中，能够利用简单的控制，并且在保持动作的高速性的同时，使差动放大电路部的增益恒定。
附图说明
[0012]图1是表示第一实施方式的半导体集成电路的构成例的图。
[0013]图2是表示图1的CTLE内的差动放大电路部的构成例的电路图。
[0014]图3是表示图2的差动放大电路部的相对于频率的增益的特性的图。
[0015]图4是表示第一实施方式的差动放大电路的构成例的电路图。
[0016]图5是表示第二实施方式的差动放大电路的构成例的电路图。
[0017]图6是表示第三实施方式的差动放大电路的构成例的电路图。
具体实施方式
[0018](第一实施方式)
[0019]图1是表示第一实施方式的半导体集成电路100的构成例的图。半导体集成电路100具有接收电路101和内部电路102。接收电路101具有终端电路113、连续时间线性均衡器(Continuous Time Linear Equalizer，CTLE)114、判定反馈型均衡器(Decision Feedback Equalizer，DFE)115、时钟生成器116以及解复用器117。
[0020]差动输入端子111以及112接收差动信号。终端电路113连接在差动输入端子111以及112间。终端电路113例如由电阻元件构成。CTLE114对差动输入端子111以及112接收的差动信号在时间轴上连续地进行等效处理。DFE115输入CTLE114的输出信号，并对CTLE114的输出信号进行基于反馈环的均衡处理和二值判定。时钟生成器116向DFE115输出时钟信号。解复用器117输入DFE115的输出信号，并将DFE115的输出信号从串行数据转换为并行数据。内部电路102对解复用器117的输出信号进行处理。
[0021]图2是表示图1的CTLE114内的差动放大电路部的构成例的电路图。差动放大电路部具有电流源201、202、可变电容203、电阻204、p沟道场效应晶体管205、206、电感器207、208、以及电阻209、210。差动放大电路部放大输入到差动输入端子Vip以及Vin的差动信号，并从差动输出端子Vop以及Von输出放大后的差动信号。
[0022]图3是表示图2的差动放大电路部的相对于频率的增益的特性的图。差动放大电路
部是高频均衡器，高频带的增益较高。增益的特性301是－40℃的情况下的特性。增益的特性302是25℃的情况下的特性。增益的特性303是125℃的情况下的特性。差动放大电路部的增益根据温度而变动。若根据温度而差动放大电路部的增益变动，则成为接收电路101的接收错误的原因。优选差动放大电路部的增益不管温度如何而恒定。
[0023]差动放大电路部能够通过控制可变电容203的值，来控制高频带的增益。另外，差动放大电路部能够通过控制电阻204的值，来控制直流的增益。在使电阻204的电阻值可变，控制电阻204的值以使得差动放大电路部的直流的增益恒定的情况下，有用于可变地设定电阻值的参数的数量增加，控制变得复杂，而响应速度降低的课题。以下，参照图4，对能够利用简单的控制，并且高速地使差动放大电路部的直流的增本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种差动放大电路，其中，具有：差动放大电路部；以及复制放大电路部，上述差动放大电路部具有：第一晶体管以及第二晶体管，设置在电流源电路与负载电路之间，在栅极接受差动输入信号，在漏极生成差动输出信号；以及第三晶体管，连接在上述第一晶体管以及第二晶体管的源极之间，在栅极接受控制信号，上述复制放大电路部具有：电压生成电路，生成第一基准电压以及第二基准电压；第一复制晶体管以及第二复制晶体管，是上述第一晶体管以及第二晶体管的复制品，在栅极接受上述第一基准电压以及第二基准电压，在漏极生成复制输出信号；第三复制晶体管，连接在上述第一复制晶体管以及第二复制晶体管的源极之间，在栅极接受上述控制信号；以及运算放大器，根据上述第一基准电压以及第二基准电压中的至少一方与上述复制输出信号之差，生成上述控制信号，上述运算放大器生成上述控制信号，以使得上述复制放大电路部的增益恒定。2.根据权利要求1所述的差动放大电路，其中，上述电流源电路具有第四晶体管以及第五晶体管，上述负载电路具有第一负载电路以及第二负载电路，上述第一晶体管的源极与上述第四晶体管的漏极连接，上述第一晶体管的漏极与上述第一负载电路连接，上述第二晶体管的源极与上述第五晶体管的漏极连接，上述第二晶体管的漏极与上述第二负载电路连接，上述第四晶体管的栅极与上述第五晶体管的栅极相互连接，并被供给第一偏置电压。3.根据权利要求2所述的差动放大电路，其中，上述复制放大电路部具有：第四复制晶体管，漏极与上述第一复制晶体管的源极连接；第五复制晶体管，漏极与上述第二复制晶体管的源极连接；第三负载电路，与上述第一复制晶体管的漏极连接；以及第四负载电路，与上述第二复制晶体管的漏极连接，上述第四复制晶体管的栅极与上述第五复制晶体管的栅极相互连接，并被供给上述第一偏置电压。4.根据权利要求3所述的差动放大电路，其中，上述电压生成电路具有：第六晶体管，漏极与上述第一复制晶体管的栅极连接，栅极与上述第四复制晶体管的栅极连接；第一电阻，与上述第一复制晶体管的栅极连接；第七晶体管，漏极与上述第二复制晶体管的栅极连接，栅极与上述第五复制晶体管的
栅极连接；以及第二电阻，与上述第二复制晶体管的栅极连接。5.根据权利要求4所述的差动放大电路，其中，上述第六晶体管的栅极和上述第七晶体管的栅极被供给上述第一偏置电压。6.根据权利要求4所述的差动放大电路，其中，上述第一晶体管～第七晶体管和上述第一复制晶体管～第五复制晶体管是p沟道场效应晶体管，上述第四晶体管～第七晶体管的源极和上述第四复制晶体管以及第五复制晶体管的源极与电源电位节点连接，上述第一负载电路连接在上述第一晶体管的漏极与电位比上述电源电位节点低的基准电位节点之间，上述第二负载电路连接在上述第二晶体管的漏极与上述基准电位节点之间，上述第三负载电路连接在上述第一复制晶体管的漏极与上述基准电位节点之间，上述第四负载电路连接在上述第二复制晶体管的漏极与上述基准电位节点之间。7.根据权利要求6所述的差动放大电路，其中，还具有：第八晶体管，源极与上述电源电位节点连接，栅极以及漏极相互连接；第九晶体管，漏极与上述第八晶体管的漏极连接，源极与上述基准电位节点连接；以及偏置生成器，对上述第九晶体管的栅极供给第二偏置电压，在上述第八晶体管的栅极生成上述第一偏置电压。8.根据权利要求4所述的差动放大电路，其中，上述第一晶体管～第七晶体管和上述第一复制晶体管～第五复制晶体管是n沟道场效应晶体管，上述第四晶体管～第七晶体管的源极和上述第四复制晶体管以及第五复制晶体管的源极与基准电位节点连接，上述第一负载电路连接在上述第一晶体管的漏极与电位比上述基准电位节点高的电源电位节点之间，上述第二负载电路连接在上述第二晶体管的漏极与上述电源电位节点之间，上述第三负载电路连接在上述第一复制...

【专利技术属性】
技术研发人员：藤村拓弥，加纳英树，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：