背景校正的主动内差式数据转换电路制造技术

本发明专利技术提供一种背景校正的主动内差式数据转换电路，用来将一输入讯号转换成相对应的数字讯号。该数据转换电路包含有两组比较单元，可交替式进行输入讯号的量化，并产生相对应的数字讯号以表示该输入讯号与各参考讯号比较的结果。各比较单元包含有一正输出端与一负输出端，以及各数字讯号是由各比较单元的正输出端与负输出端的输出以差动方式产生。当一组比较单元进行归零校正时，利用另一组比较单元以主动内差方式完成数据转换来产生相对应数字讯号。

【技术实现步骤摘要】

本专利技术涉及一种以主动内差配合归零校正数据转换电路(Analogue toDigital Converter)。
技术介绍
以数字式讯号来传播、处理及储存数据，是现今信息产业重要的基础。基本上数字式的讯号是由高位状态(High)及低位状态(Low)两种状态组成，所以有较高的噪声容忍度；在信息处理方面也可以采用模块化的设计方式，故数字式的讯号已成为现今信息产业发展的主轴，而针对数字讯号的传输、处理及储存的方式及各种相关电路，更是信息产业研发的重点。但各种讯号的本质皆是连续变化的模拟式讯号。譬如人的声音、大自然的光影等，都是模拟式的声光讯号；要将模拟式的讯号以数字的方式来处理，就需要能将模拟式讯号转换成数字式讯号的数据转换电路。尤有甚者，甚至连数字式讯号本身都是模拟式的连续讯号。这是因为在数字讯号中，当讯号的波形要改变时(例如由高位状态改变至低位状态)，都会有一瞬时，并会引进诸如上升时间(rise time)或是下降时间(fall time)等讯号过渡的期间，使数字讯号的波形不是完美的方波波形。数字式讯号高低位状态间互相交换的频率更高，将使得数字式讯号更不理想。在处理这种特性不理想的数字式讯号时，需使用模拟至数字式的数据转换电路，以重建出特性较为理想的数字式讯号。在这种用途下，数据转换电路也必须要能更快速地连续运作，以便能以实时(real time)的方式重建出高频率的数字式讯号。请参考图1，其为典型快闪式模拟至数字数据转换电路10的示意图，用来将模拟输入讯号Vin转换成对应的数字讯号。数据转换电路10中有分压电路12，多个(图1中的例子有八个)比较单元14与编码(encoding)电路16。分压电路12中有多个电阻如Ra、Rb及Rc，用来将直流偏压Vdc分压，并在各节点产生出电压值不同的参考电压Vr1至Vr8。各比较单元14包括放大器18与锁定电路19。放大器18，分别接收分压电路12所产生的参考电压与输入讯号Vin，并放大两输入讯号间的差异，来产生对应的讯号至锁定电路19。锁定电路19会在时钟vclock的触发下，将放大器18输出的讯号对应地转换成高位状态或低位状态的数字讯号，并将该数字讯号输出至编码电路16。编码电路16会将各比较单元14产生的数字讯号进一步处理(如错误更正)与编码。请参考图2，其为数据转换电路10运作时，时钟vclock、各比较单元产生的数字讯号与输入讯号Vin的波形时序图。图2的横轴为时间。当模拟的输入讯号Vin输入至数据转换电路10时，放大器18会将输入讯号Vin与相对应参考电压比较；并将比较结果输出至锁定电路19。锁定电路19会依照比较的结果，配合时钟vclock的触发而输出高位状态(以「1」代表)或低位状态(以「0」代表)的数字讯号。譬如在时间t1，输入讯号Vin小于参考电压Vr1及Vr2，但大于参考电压Vr3至Vr8。当时钟vclock以负缘(在图中标示有箭头处)触发锁定电路19时，各锁定电路19会分别输出数字讯号0、0、1、1、1、1、1、1。藉上述这种方式，在时间t1时，输入讯号Vin会被转换成数字讯号(0，0，1，1，1，1，1，1)。编码电路16可进一步将上述数字讯号编码(如编成011)。由上述描述可知，要能正确地将模拟的输入讯号转换至数字讯号，各放大器必须要能正确地反应分别输入讯号Vin与参考电压间的关系。但在实际电路中，各比较单元会因为组件特性的不理想与不匹配而产生偏移(offset)电压。如此一来，比较单元实际上是将输入讯号Vin加上该偏移电压再与参考电压相比，而不是在理想工作情形下将输入讯号Vin与参考电压相比。如果各比较单元有不同偏移电压，更会影响数据转换电路10，使其不能正确地转换讯号。为了校正各比较单元中的偏移电压，已知技术提出归零校正(auto-zeroing)，以克服偏移电压的缺点。请参考图3，其为已知的数据转换电路20。数据转换电路20有一分压电路22，提供参考电压Vr1至Vr4；四个比较单元24A至24D；辅助电路26A及26B；以及编码电路28。比较单元24A至24D的基本结构相同。比较单元24A中有四个电路开关SP1、SP2、SP3及SP4，单端输出、双端差动输入的差动放大器Ka、电容C0及锁定电路Ja。开关SP1至SP4由控制讯号vc1及其反相讯号(以上标横线来代表反相)控制。放大器Ka有由开关SP3控制的回馈电路，电连于输入端P11及输出端P12；放大器Ka的另一输入端则电连至共模电压(common modevoltage)V0。锁定电路Ja则由时钟vclock来触发；而各比较单元间还电连有电阻Rc。数据转换电路20的原理如下。放大器将输入讯号Vin与参考电压相比，并将比较结果输出至锁定电路，由锁定电路依时钟vclock的触发产生数字讯号。为了要补偿放大器的偏移电压，各比较单元中的开关会适时导通或断路，使对应的比较单元在比较状态与归零状态间切换。如图3中的比较单元24C，就处在归零校正状态中。请注意比较单元24C中的各开关可使放大器Kc的回馈电路导通；电容C0也电连至对应的参考电压Vr3。此时在比较单元24C中，参考电压Vr3会通过开关SP2对电容C0充电；放大器Kc也会因回馈电路的导通而在节点P31形成对共模电压V0的闭回路(closed loop)虚拟接地(virtual ground)，而这会使电容C0中充进的电荷不仅与参考电压Vr3有关，也会充进足以补偿放大器Kc偏移电压的电荷，达到归零校正的目地。各比较单元在结束归零状态下的归零校正后，就会切换至比较状态，将输入讯号Vin与参考电压比较，并由锁定电路输出对应数字讯号。如图3中的比较单元24A，就在比较状态下。请注意在比较单元24A中，回馈电路会因开关SP3开路而不导通，让放大器Ka变成开回路状态；此时藉开关SP1电连至电容C0的输入讯号Vin会因耦合而改变电容C0两端的电压。因为电容C0在归零状态下已充入对应于参考电压的电荷，在节点P11的电压等效上就对应于输入讯号Vin与参考电压比较的结果。此比较的结果会由放大器Ka反应至节点P12，由导通的开关SP4输出至锁定电路Ja，并依时钟vclock的触发转换成数字讯号，达到将输入讯号Vin与参考讯号比较并转换的目的。请继续参考图4。图4为数据转换电路20中控制各比较单元中开关的控制讯号vc1至vc4及时钟vclock的时序图；图4的横轴即为时间。在控制讯号vc1至vc4中，高位状态的讯号会使其对应控制的开关导通；低位状态的讯号会使其对应控制的开关开路而不导通。时钟vclock的负缘会触发锁定电路锁定数字讯号。正处于时间t2时，控制讯号vc3的高位状态会控制比较单元24C中的各开关，使比较单元24C处于归零校正的归零状态下(即图中标示为Tz的期间)。同时，为低位状态的控制讯号vc1、vc2及vc4会分别使比较单元24A、24B及24D都在比较状态下，以便将输入讯号Vin与各比较单元的参考讯号比较并进行模拟至数字讯号的转换。在时间t2时，数据转换电路20只有三个比较单元在正常地比较讯号，而比较单元24C则在进行归零校正，无法提供输入讯号Vin与参考讯号Vr3比较的结果。这时比较单元24B与比较单元24D会用电阻Rc本文档来自技高网...

【技术保护点】
一种数据转换电路，用来转换一输入讯号为一数字讯号，该数据转换电路包含有：ｎ个比较单元，用来分别比较该输入讯号与ｎ个参考讯号以产生该数字讯号，每一比较单元包含有一正输出端用来输出一正输出讯号以及一负输出端用来输出一负输出讯号，该数字讯 号是由该ｎ个比较单元的正输出讯号以及负输出讯号以差动方式产生；以及ｎ个开关电路，分别电连接于该ｎ个比较单元的正输出端与负输出端，对应一ｋ↑［ｔｈ］比较单元的ｋ↑［ｔｈ］开关电路分别电连接于（ｋ↑［ｔｈ］－１）比较单元的正输出端与（ｋ ↑［ｔｈ］＋１）比较单元的负输出端；其中当该ｋ↑［ｔｈ］比较单元执行一校正归零操作时，该ｋ↑［ｔｈ］开关电路依据该（ｋ↑［ｔｈ］－１）比较单元的正输出讯号以及该（ｋ↑［ｔｈ］＋１）比较单元的负输出讯号所产生的内插值输出对应该内插值的 数字讯号。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭泰豪，陈国欣，林志峰，林欣杰，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]