流水线型A/D转换器制造技术

运算电路（２）包含取样保持部（２１）、加法部（２２）、减法部（２３）、子Ａ／Ｄ转换器（２４）和子Ｄ／Ａ转换器（２５）。加法部（２２）将从前一级输出的第１和第２残差电压（Ｖｒｅｓ１Ａ１、Ｖｒｅｓ１Ａ２）相加。减法部（２３）在第１保持模式时从在加法部（２２）中进行了相加的电压中减去模拟电压（Ｖｒ２），将该相减后的电压作为该级中的第１残差电压（Ｖｒｅｓ２Ａ１）向下一级输出。减法部（２３）在第２保持模式时，交换内部的电容器，从在加法部（２２）中进行了相加的电压中减去模拟电压（Ｖｒ２Ａ），将该相减后的电压作为第２残差电压（Ｖｒｅｓ２Ａ２）向下一级输出。

【技术实现步骤摘要】

本专利技术涉及A/D转换器，特别是涉及一边流水线式地向后级转送信号一边在各级进行A/D转换的流水线型A/D转换器。
技术介绍
A/D转换器是将电压随时间连续变化的模拟信号在时间轴方向和电压轴方向离散化，转变为2进制数字信号的电路，它正作为各种装置的接口而被广泛应用。关于将模拟信号的电压离散化的方法迄今已根据A/D转换器的精度及转换速度提出了种种方法。作为这些方法之一，已知有一边流水线式地向后级转送信号一边在各级进行A/D转换的流水线型A/D转换器。图14是概略说明现有的流水线型A/D转换器的整体结构的方框图。参照图14，A/D转换器100为(N-1)个级被流水线式地连接起来的结构，它具备分别与从第1级到第(N-1)级的各级对应的运算电路101～103；接受从各级输出的位数据进行错误校正处理，输出最终的N位数字信号的数字纠错电路12。在该A/D转换器100中，虽然除末级运算电路103外的各级运算电路基本上进行1位的转换，但设置了0.5位的冗余位，将1.5位(3值)的数据向数字纠错电路12输出。末级运算电路103将从其前一级接受的模拟信号转换成2位数据，向数字纠错电路12输出。数字纠错电路12接受从各级输出的位数据，将各位数据相加，并进行错误处理，最终输出N位数字信号。当该A/D转换器100中构成第1级的运算电路101接受到模拟输入信号Vin时，运算电路101将模拟输入信号Vin转换为1.5位的数据，并将该转换后的位数据向数字纠错电路12输出。然后，运算电路101向第2级输出将模拟输入信号Vin与对应于转换后的位数据的电压之残差加倍了的残差电压Vres1。当构成第2级的运算电路102接受到残差电压Vres1时，将该残差电压Vres1转换为1.5位的数据，并将该转换后的位数据向纠错电路12输出。然后，运算电路102向下一级输出将残差电压Vres1与对应于转换后的位数据的电压之残差加倍了的残差电压Vres2。其后，同样地，在各级中进行A/D转换，当构成最末的第(N-1)级的运算电路103从前一级接受到残差电压Vres(N-2)时，运算电路103将该残差电压Vres(N-2)转换成2位的数据，并将该转换后的位数据向纠错电路12输出。然后，数字纠错电路12根据从各级输出的位数据将各位数据相加，并进行错误处理，最终输出N位数字信号。图15是从功能方面说明图14所示的运算电路的结构的功能方框图。这里，各运算电路有完全相同的结构，图15代表性地示出了运算电路102的结构。另外，在末级运算电路103中，图15所示的1.5位的输出数据成为2位的输出数据。参照图15，运算电路102包含取样保持部121、减法部122、放大部123、子A/D转换器24和子D/A转换器25。取样保持部121对从前一级运算电路101输出的残差电压Vres1进行取样，并保持该电压。子A/D转换器24将残差电压Vres1转换为1.5位的数据，并将该转换后的位数据向未图示的数字纠错电路12输出。子D/A转换器25将被子A/D转换器24进行了数字转换的数据转换成模拟电压Vr2。减法部122从被取样保持部121保持的电压Vres1中减去被子D/A转换器25进行了转换的模拟电压Vr2。放大部123以2倍的放大率将从减法部122输出的电压放大，将该放大了的电压作为该第2级的残差电压Vres2向下一级输出。通过这样做，在各级中，可以使输入范围有相同的电压幅度。图16是示出图15所示的运算电路102的主要部分的结构的电路图。在图16中示出了图15所示的取样保持部121、减法部122和放大部123的具体电路结构。另外，在图14、图15中虽未特别示出，但该A/D转换器实际上是差动型的电路结构。具体地说，模拟输入信号Vin由VinA和对公用电压Vcom将VinA进行了反转的VinB构成，残差电压Vresi(i为1～N-2的自然数)由VresiA和对公用电压Vcom将VresiA进行了反转的VresiB构成，被子D/A转换器25进行了转换的模拟电压Vri由VriA和对公用电压Vcom将VriA进行了反转的VriB构成。参照图16，运算电路102包含开关S101～S108，电容器C101～C104，差动放大器137，节点ND101～ND106，输入节点131～134和输出节点135、136。输入节点132、133分别接受从前一级输出的残差电压Vres1A、Vres1B。输入节点131、134分别接受从子D/A转换器25输出的模拟电压Vr2A、Vr2B。开关S101连接在输入节点131与节点ND101之间，开关S102连接在输入节点132与节点ND101之间，开关S103连接在输入节点133与节点ND102之间，开关S104连接在输入节点134与节点ND102之间。开关S105连接在输出节点135与节点ND103之间，开关S106连接在节点ND101与节点ND103之间。开关S107连接在节点ND102与节点ND104之间，开关S108连接在输出节点136与节点ND104之间。电容器C101连接在节点ND103与节点ND105之间，电容器C102连接在节点ND101与节点ND105之间。电容器C103连接在节点ND102与节点ND106之间，电容器C104连接在节点ND104与节点ND106之间差动放大器137的输入端与节点ND105、ND106连接，其输出端与输出节点135、136连接。差动放大器137将节点ND105、ND106之间的电压差放大，向输出节点135、136输出。该运算电路102具有“取样模式”和“保持模式”这2种工作模式。在图16中示出了取样模式时的状态。在取样模式下开关S102、S103、S106、S107接通，其他开关关断。因此，残差电压Vres1A被电容器C101、C102取样，残差电压Vres1B被电容器C103、C104取样。图17是示出图15所示的运算电路102的保持模式时的状态的图。参照图17，在保持模式下开关S101、S104、S105、S108接通，其他开关关断。据此，电容器C101、C104起作为反馈电容器的作用，从分别被电容器C101、C102保持的残差电压Vres1A中减去模拟电压Vr2A后的电压被输出至输出节点135，从分别被电容器C103、C104保持的残差电压Vres1B中减去模拟电压Vr2B后的电压被输出至输出节点136。具体而言，若用各电容器的符号表示各电容器的电容，则输出至节点135、136的残差电压Vres2A、Vres2B可用下式表示。Vres2A=(1+C102C101)Vres1A-C102C101Vr2A···(1)]]>Vres2B=(1+C103C104)Vres1B-C103C104Vr2B···(2)]]>根据上式，例如，若电容器C101、C102的尺寸，或者电容器C103、C104的尺寸准确地相同，则作为输入电压的残差电压Vres1A、Vres1B被准确地加倍。但是，由于实际上电容器的尺寸存在分散性，所以不是将本文档来自技高网...

【技术保护点】
一种Ａ／Ｄ转换器，它是将模拟信号转换成数字信号的流水线型的Ａ／Ｄ转换器，其特征在于：　具备：根据上述数字信号的位长设置的、串联连接的多个运算电路（１～Ｎ－１）；以及根据从上述多个运算电路的每一个中输出的位数据输出上述 数字信号的输出电路（１２），上述多个运算电路（１～Ｎ－１）的每一个都包含：将在取样模式时接受的输入电压转换为上述位数据进行输出的子Ａ／Ｄ转换器（２４）；将上述位数据转换为模拟电压的子Ｄ／Ａ转换器（２５）；将分 别在上述取样模式中的第１和第２工作模式时接受的第１和第２输入电压进行取样，将该取样了的第１和第２输入电压分别保持在第１和第２电压保持装置中的取样保持装置（２１）；将在上述取样保持装置（２１）中保持的电压进行相加的加法装置（２２）；以 及从由上述加法装置（２２）进行了相加的电压中减去上述位数据的模拟电压后向下一级运算电路输出的减法装置（２３），上述减法装置（２３）在第３工作模式时从上述相加后的电压中减去上述模拟电压作为下一级中的上述第１输入电压进行输出，在 第４工作模式时从交换上述第１和第２电压保持装置后进行相加的上述电压中减去上述模拟电压作为下一级中的上述第２输入电压进行输出。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大东睦夫，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]