具有自适应环路带宽的锁相环制造技术

一种锁相环，包括：　　　　第一电荷泵，其接收响应参考时钟信号和反馈时钟信号的相位比较结果生成第一和第二控制信号，并作出响应而产生第一电荷泵信号；　　　　包括运算放大器的环路滤波器，该运算放大器具有接收第一电荷泵信号的第一输入端、分别接收第一和第二控制信号的第二和第三输入端、接收控制电压的第四输入端、以及响应第一、第二、第三和第四输入提供的信号，产生控制信号的一个输出端；以及　　　　压控振荡器，其接收控制电压信号，并作出响应而产生反馈时钟信号。

【技术实现步骤摘要】

本申请涉及一种锁相环，尤其是涉及一种具有自适应环路带宽的锁相环
技术介绍
集成电路系统之间的通信通常需要输入信号的相位和/或频率与本地信号，例如时钟信号相匹配，或“锁定(lock)”。用于完成这个的典型系统是锁相环(PLL)。图1是普通的锁相环结构的方框图。普通的PLL 11包括相位频率检测器(PFD)10、第一电荷泵(CP)12、运算放大器16，及压控振荡器(VCO)18。也可以包括可选择的第二电荷泵(CP)14。相位频率检测器10测量所接收的参考时钟信号RCLK和反馈时钟信号VCLK之间的相位差。响应于时钟信号之间的相位差，相位频率检测器10产生一上控制信号(upcontrol signal)up和一下控制信号(down control signal)dn，这两个信号提供给第一电荷泵12。响应上控制信号up和下控制信号dn，第一电荷泵12依次对环路滤波器的第一电容Cp进行充电和放电，依次产生一环路滤波器控制电压Vp。环路滤波器控制电压Vp提供给VCO来确定VCO18的输出频率。然而，结合第一电荷泵12和第一电容提供用于反馈回路的电极，优选的是还包括环路稳定零点，用于维持锁相环中的稳定性。为了达到此目的，将电阻与电阻Cp串联。然而，这个实施例倾向于处理温度变化，该处理和温度的依次变化导致可变的操作特性。此外，难以精确的调节和复制串联电阻的值。在图1所示的可选择的实施例中，通过复合第二电荷泵14、运算放大器16和第二电容Cc以提供用于反馈回路的零点。第二电荷泵14接收的上控制信号up和下控制信号dn，并作出响应，充电和放电第二电容Cc。运算放大器16在正输入端接收环路滤波器控制电压Vp，并在输出端提供一VCO控制电压Vc，这个电压被应用于第二电容Cc。在运算放大器16的输出端和负输入端之间提供一闭环负反馈信号。VCO控制电压Vc应用于VCO来测定VCO18的输出频率。虽然图1的结构提供相对稳定的锁相环操作，但由第一电荷泵12提供的电流Ip是固定的，因此，环路的锁定时间间隔比最佳的少。而且，和运算放大器16结合使用以提供环路稳定性的第二电荷泵14需要消耗大面积的芯片，导致生产成本高。
技术实现思路
本专利技术是涉及一种包括具有改进的环路稳定性和较快锁定速度的自适应锁相环的半导体装置。在一实施例中，这可以以不需要用于环路稳定的附加第二电荷泵的方式来实现，从而导致本专利技术的作为结果的锁相环消耗较少的芯片面积。在另一个实施例中，使用多个电荷泵，并且改进了用于锁定的作为结果的响应时间，该响应时间优于通过常规的实施例得到的响应时间。本专利技术的第一方面涉及一种锁相环。响应于参考时钟信号和反馈信号的相位的比较结果，第一电荷泵接收所产生的第一和第二控制信号，并作出响应而产生第一电荷泵信号。环路滤波器包括一运算放大器，运算放大器具有接收第一电荷泵信号的第一输入端、分别接收第一和第二控制信号的第二和第三输入端，及接收控制电压的第四输入端，以及响应在第一、第二、第三和第四输入端处所提供的信号，产生控制电压的输出端。压控振荡器接收控制电压，并作出响应而产生反馈时钟信号。在一实施例中，相位检测器接收参考时钟信号和反馈时钟信号，比较它们各自的相位，并响应比较的结果，产生第一和第二控制信号。在另一个实施例中，相位频率检测器接收参考时钟信号和反馈时钟信号，比较它们各自的相位和频率，并响应比较的结果，产生第一和第二控制信号。在另一个实施例中，第一控制信号包括上控制信号，而第二控制信号中包括下控制信号。响应参考时钟信号的前沿激活第一控制信号及响应反馈时钟信号的前沿激活第二控制信号。在另一个实施例中，运算放大器包括第一晶体管，耦合在第一电压馈送(voltage supply)和第一节点之间，并且在第一节点上第一晶体管的栅极耦合到第一晶体管的漏极；第二晶体管，耦合在第一电压馈送和第二节点之间，并且第二晶体管的栅极耦合到第一节点；在第一节点和第三节点之间串联耦合的第三晶体管和第四晶体管，第三和第四晶体管中的一个的栅极耦合到第一控制信号而第三和第四晶体管中的另外一个栅极被耦合到第一电荷泵信号；第五晶体管，耦合在第一节点和第三节点之间，并且第五晶体管的栅极耦合到第一电荷泵信号；在第二节点和第三节点之间串联耦合的第六晶体管和第七晶体管，第六和第七晶体管中的一个的栅极被耦合到第二控制信号而第六和第七晶体管中的另外一个的栅极被耦合到控制电压信号；一第八晶体管，耦合在第二节点和第三节点之间，第八晶体管的栅极耦合到控制电压信号；及第九晶体管，耦合在第三节点和接地参考电压之间，并且第九晶体管的栅极接收偏压信号(voltage bias signal)。第一和第二晶体管包括PMOS(P沟道金属氧化物半导体)晶体管，并且第三、第四、第五、第六、第七、第八，和第九晶体管包括NMOS(N沟道金属氧化物半导体)晶体管。在另一个实施例中，偏压信号从第一电荷泵信号导出。在另一个实施例中，第一电荷泵包括串联在第一电压馈送和第一节点之间的第一电流源和第一电荷泵晶体管，及串联在第一节点和接地参考电压之间的第二电荷泵晶体管和第二电流源，响应于第一控制信号被激活的第一电荷泵晶体管，响应于第二控制信号被激活的第二电荷泵晶体管，第一电荷泵在第一节点上提供电荷泵信号。第一电荷泵晶体管包括PMOS晶体管并且第一控制信号包括翻转的上控制信号；第二电荷泵晶体管包括NMOS晶体管并且第二控制信号包括下控制信号。在另一个实施例中，环路滤波器的运算放大器包括第一运算放大器，并且由第一运算放大器所产生的控制电压包括第一控制电压；及第二运算放大器，其在第一输入端上接收第一控制电压并产生第二控制电压，第二控制电压被提供给压控振荡器，第二运算放大器的第二输入端通过反馈路径接收第二控制电压。在另一个实施例中，锁相环还包括脉冲宽度滤波器，其接收第一控制信号，并作出响应，当第一控制信号起作用(active)的时间比第一预定时间期间大时，产生第一辅助控制信号；并且该脉冲宽度滤波器还接收第二控制信号，并作出响应，当第二控制信号起作用的时间比第二预定时间期间大时，产生第二辅助控制信号；以及第二电荷泵，接收第一和第二辅助控制信号，并作出响应而产生辅助电荷泵信号，辅助电荷泵信号应用于与第一电荷泵信号结合的运算放大器的第一输出。控制信号生成器接收第一和第二辅助控制信号，如果激活第一和第二辅助控制信号的任何一个，那么产生第三控制信号，并且运算放大器包括接收第三控制信号的第五输入端，并且还响应于第三控制信号，产生控制电压。在另一个实施例中，控制信号生成器包括或、OR(或)门、接收第一辅助控制信号的第一输入端、接收第二辅助控制信号的第二输入端、以及提供第三控制信号的输出端。在另一个实施例中，运算放大器包括第一晶体管，耦合在第一电压馈送和第一节点之间，并且该第一晶体管的栅极在第一节点上耦合到该晶体管的漏极；第二晶体管，耦合在第一电压馈送和第二节点之间，并且该第二晶体管的栅极耦合到第一节点；串联连接在第一节点和第三节点之间的第三晶体管和第四晶体管，第三和第四晶体管中的一个的栅极耦合到第一控制信号以及第三和第四晶体管中的另一个的栅极耦合到第一电荷泵信号；串联连接在第一节点和第三节点之间的第五晶体管和第六晶体管，第五和第六晶体管中的一个本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：孙宁洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：