本发明专利技术提供的分数Ｎ频率合成器使用一阶△－∑鉴频器作为输出频率误差检测器。特点是检测误差信号是根据比较由一阶△－∑鉴频器输出比特序列反映的其相位状态与一个用数字方法构成的对所需分数频率实施一阶△－∑量化的数字模块的相位状态而得出的。这种比较消除了原有的混在一阶△－∑鉴频器输出比特序列中的大量量化噪声，从而使这种分数Ｎ频率合成器有很好的杂波抑制性能。由于减少了模拟电路部分和大量使用数字信号处理技术，有可能得到较好的噪声性能并适宜于在集成电路中应用。数字信号处理技术的灵活性还提供了动态切换环路带宽以提高入锁速度和用数字方式加入窄带和宽带调制的可能性。
【技术实现步骤摘要】
本专利技术属于电路技术中的频率合成器领域。具体涉及分数N频率合成器，即可以合成频率为非整数倍环路参考频率的输出信号的频率合成器。如果需要，这种频率合成器的输出信号还可以同时带有传送信息所需的信号调制。
技术介绍
随着数字技术的发展，频率合成器在电路技术中的使用越来越广泛。频率合成器一般使用一个稳定的基准振荡器来产生频率准确并可控的输出信号。最常用的频率合成器实现方法是用锁相环来保证输出信号和参考信号之间的频率对应关系。典型的锁相环由电压控制振荡器、反馈分频电路，鉴相器和环路滤波器组成。由于基本的分频电路是整数分频，早期的频率合成器只能产生频率为鉴相器实际输入参考频率整数倍的输出信号。分数N频率合成器突破了这种限制，可以合成频率为非整数倍参考频率的输出信号。因而对同样的频率分辨率指标可以使用更高的环路参考信号频率。这样可以在合成的信号质量及切换速率方面得到提高，逐渐在各种电子技术，特别是通信技术方面得到了越来越多的应用。但所有的分数N频率合成器的性能都或多或少地受到分数杂波的限制，在推广方面有一定的困难。有很多专利技术被提出以克服这个缺陷，模拟补偿和Δ-∑噪声频谱搬移是其中比较成功的技术。模拟补偿技术是根据分数分频产生相位抖动的变化规律而在检测相位时加以相应的模拟校正信号以减小分数杂波的强度。在模拟部分的精确度得到保证时这种补偿可以有很好的效果。但由于模拟精确度很容易随时间和温度而变化，除非使用成本很高的特除措施，补偿性能并不能得到保障。Δ-∑噪声频谱搬移技术时随数字处理技术而发展起来的较先进的方法。这种技术的原理是利用对分频比实施高阶Δ-∑调制的方法以使分数分频的相位抖动频谱向高频移动从而能更有效地被环路滤波器滤除。由于这个方法可以较稳定和有效地抑制分数杂波，逐渐得到较多的应用。但由于没有彻底解决杂波问题，还不能满足有些要求比较高的应用。同时其结构比较复杂，对鉴相器的线性度有很高的要求，也成为进一步提高其性能和集成度的主要障碍。从某种意义上可以说现有的分数N频率合成器技术还只是对传统的以模拟鉴相器为基础的锁相环技术的一种改进。为在技术上取得较大突破，很可能需要对结构进行更彻底的革新。将鉴相器彻底数字化就是一条可能的发展途径。如果鉴相器能直接输出数字化的相位误差信号，则后续的信号处理都可以由数字技术来完成。利用数字信号处理技术的灵活性和精确性将很有可能使频率合成器彻底摆脱传统技术的限制。已有很多研究和专利技术专利对这一可能进行了探讨，但都没有找到较理想的方案。在已提出的纯数字鉴相方案中，DSFD(Delta-Sigma Frequency Discriminator，即Δ-∑鉴频器)是一种很有潜力的结构。DSFD的工作原理和1比特模数转换器非常类似，只比较待检测相位是超前还是落后于参考相位，而检测的精确度是通过提高取样频率来保证的。这种方法使模拟参数对检测精度的影响降到了最低限度，非常适合在集成电路中使用。DSFD的输出是数字比特序列，为所检测信号的频率变化函数。更确切一些，是所检测信号相对于参考信号的分数频率的Δ-∑量化结果。根据Δ-∑量化原理，一个从表面上看很直观的使用DSFD的方法是将其输出的比特序列就当作其输入频率经Δ-∑量化后的数值。将这个数值序列直接和所需的分数频率相减就可以得到一个误差信号序列，这个误差信号序列经过适当的数字积分和滤波处理后便可用来校正电压控制振荡器的频率漂移。根据这个基本原理可以组成分数N频率合成器和调制器。但这种直观的DSFD使用方法有一个根本的缺陷。最理想的DSFD结构是进行1阶Δ-∑量化，如要实现高阶量化则其结构将变得很复杂，有可能还必须使用常规鉴相器，几乎完全失去了DSFD自身的优点。但以上误差信号的导出方法使得必须进行高阶Δ-∑量化才能满足常规应用中的杂波抑制要求。以上尝试都建立在使用高阶DSFD的基础上，因此不可能取得较大的成功。从原理上说，基本分数N频率合成技术对应于一阶Δ-∑量化而Δ-∑噪声频谱搬移技术对应于高阶量化。可以看出以上尝试是受到了Δ-∑噪声频谱搬移技术在数模转换器和分数N频率合成器中成功应用的误导。实际上只实施一阶Δ-∑量化也有可能得到很好的杂波抑制性能，这就是对基本分数N频率合成器使用的模拟补偿技术，而只是受阻于模拟补偿的稳定性问题无法被有效地解决。但是如果把类似于模拟补偿技术的补偿方法用于一阶DSFD构成的合成器中情况就完全不同了。DSFD的输出是数字信号，因此补偿可以全由数字方法实现，这样原来模拟补偿技术的稳定性问题就完全不存在了。一个即简单并易于集成、几乎彻底解决了杂波抑制问题、能充分利用数字处理技术的精确性和灵活性的全新的频率合成器就有可能成为现实。本专利要阐述的就是如何实现这个设想的方法。
技术实现思路
本专利技术的技术关键是用一阶DSFD作为相位检测器件以构成分数N频率合成器并以数字方法补偿其频率量化误差来对分数杂波进行抑制。具体点说，DSFD的输出比特序列将不被简单地作为量化了的分数频率数值去直接计算误差信号。新的算法是用数字方法模拟DSFD在输入一理想信号时的工作状态，这个状态将被作为参考和DSFD的输出比特序列所代表的DSFD工作状态进行比较。由于在环路锁定时DSFD的输入信号也很接近于理想信号，这两个工作状态也应该是基本一样的。特别是两个状态所产生的频率量化误差的变化规律也是基本相同的。通过状态比较的方法可从其微小差别中把所需的相位误差函数提取出来。由于大量频率量化误差在比较中被抵消了，因而不会再造成很强的分数杂波。从另一个角度也可以说先用数字方法模拟出在理想工作状态时的频率量化误差后再把其从DSFD的检测信号中减去以使其不被包含在提取出的相位误差函数中。这和模拟补偿的工作原理实际上是一样的。因此，根据本专利构成的分数N频率合成器将具有极高的分数杂波抑制度。数字仿真和电路验证都证实了在输出频谱中几乎看不到分立的分数杂波频谱。而且由于杂波抵消是以数字方式实施的，因此不会受到电路物理性能变化的影响。这种结构的第二个优点是只有压控振荡器和DSFD附近的一小部分电路属于传统的模拟范畴，大部分的功能是用数字方式实现的。这不光使得这个结构适宜于在集成电路中应用，更重要的是只有很少几个元件会引入模拟噪声。这就使得做低噪声设计比较容易，因而这种合成器有可能具有极好的噪声指标。这种结构还有一个优点就是可以比较方便地用数字方式给环路添加附加功能。由于所要变动的只是数字处理部分，许多对传统合成器来说比较难以做到的复杂补偿和控制都可以实施。这优点的一个重要的应用就是对合成的信号进行频率或相位的调制。对本专利技术原理的进一步说明将结合附图在具体实施方式一节中给出。附图说明图1一阶DSFD的结构图。图2一阶DSFD信号的时序图。图3一阶Δ-∑累加器方程的图形解释。图4利用DSFD构成分数N频率合成器的一种可能的结构。图5根据本专利概念设计的图4结构中数字信号处理分块的一种可能的结构。图6根据本专利概念设计的图4结构中数字信号处理分块的另一种包含了二类检测处理的可能结构。图7对合成信号附加两点式宽带调制的一种可能方式。具体实施例方式这里将先对DSFD的工作原理进行更详细的描述以辅助对专利原理的说明。参见图1，fs是DSFD的输入信号频率，fref是参考信本文档来自技高网...
【技术保护点】
一种可以合成频率为非整数倍环路参考频率ｆ↓［ｒｅｆ］的输出信号的分数Ｎ频率合成器中包含用于产生输出信号的电压控制振荡器（３）；一个双模数除法器（１）和一个Ｄ触发器（２）构成一阶△－∑鉴频器ＤＳＦＤ（４）；以及对ＤＳＦ Ｄ（４）的输出比特序列Ｍ↓［ｉ，ＤＳＦＤ］进行处理并根据所需输出频率ｆ↓［ｓ］产生一误差信号以校正电压控制振荡器（３）的频率误差的数字和模拟电路；其特征是以上误差信号不是通过直接把一阶△－∑鉴频器ＤＳＦＤ（４）的输出比特序列当作输入 频率经△－∑量化后的数值而是采用数字方法对一阶△－∑鉴频器所产生的相位量化噪声进行补偿后间接得到的。
【技术特征摘要】
【专利技术属性】
技术研发人员：张小频，
申请(专利权)人：张小频，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。