产生同步信号的电路装置制造方法及图纸

本发明专利技术涉及用于产生带有时间上规定的信号沿变化的同步信号（Φ）的电路装置，其中，多个可控信号延迟装置（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ）各具有一个带可变信号延迟的电路部分（ＤＬＹｖ）和一个带恒定信号延迟的电路部分（ＤＬＹｃ），其中，给第一可控信号延迟装置（ＤＬＹ１）馈送输入信号（ＣＬＫ）。此外它包括一个具有两个输入（Ｂ，Ａ）和一个输出（Ｏ）的相位检测装置（Φｄｅｔｅｃｔ），和一个用于控制带可变信号延迟的电路部分（ＤＬＹｖ）的控制电路（ＣＴＲＬ）。控制电路（ＣＴＲＬ）在输入侧与相位检测装置（Φｄｅｔｅｃｔ）的输出（Ｏ）连接，在输出侧与带可变信号延迟的电路部分（ＤＬＹｖ）的控制输入（ＣＴＲＬ－Ｉｎ）连接。此外，另外给相位检测装置（Φｄｅｔｅｃｔ）的第一输入（Ｂ）馈送输入信号（ＣＬＫ）。可控信号延迟装置（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ）之一的一个输出连接相位检测装置（Φｄｅｔｅｃｔ）的第二输入（Ａ）。在至少一个可控信号延迟装置（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ）的带可变信号延迟的电路部分（ＤＬＹｖ）的输出上存在同步信号（Φ）。

【技术实现步骤摘要】

【技术保护点】
产生至少一个带有规定的信号沿变化的同步信号（φ１、φ２、…、φｎ）的电路装置，具有下述特征：－至少两个的多个可控信号延迟装置（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ），其中每一可控信号延迟装置（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ）具有一个带可变信号延迟的电路部分（ＤＬＹｖ）和一个带恒定信号延迟的电路部分（ＤＬＹｃ），和其中给第一可控信号延迟装置（ＤＬＹ１）馈送输入信号（ＣＬＫ），－具有两个输入（Ｂ，Ａ）和一个输出（Ｏ）的相位检测装置（φｄｅｔｅｃｔ），－控制电路（ＣＴＲＬ），其用于控制带可变信号延迟的电路部分（ＤＬＹｖ），其中控制电路（ＣＴＲＬ）在输入侧与相位检测装置（φｄｅｔｅｃｔ）的输出（Ｏ）连接，在输出侧与带可变信号延迟的电路部分（ＤＬＹｖ）的控制输入（ＣＴＲＬ－Ｉｎ）连接，－其中，另外给相位检测装置（φｄｅｔｅｃｔ）的第一输入（Ｂ）馈送输入信号（ＣＬＫ），－其中，可控信号延迟装置（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ）之一（ＤＬＹ１、ＤＬＹ２、…、ＤＬＹｎ）的一个输出与相位检测装置（φｄｅｔｅｃｔ）的第二输入（Ａ），连接，和－其中，一个带可变信号延迟的电路部分（ＤＬＹｖ）的输出信号用作第一同步信号（φ１、φ２、…、φｎ）。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A奈格伦，P海涅，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]