时钟信号生成装置、半导体集成电路以及数据再生方法制造方法及图纸

本发明专利技术提供一种时钟信号生成装置、半导体集成电路以及数据再生方法，通过扩大了相位误差检测范围的相位误差检测器、和根据ＰＬＬ同步状态的增益控制，实现ＰＬＬ的捕捉时间的改善。通过在相位误差增加时进行相位误差检测点的修正，扩大相位误差检测范围。另外，根据将相位误差值平滑化的值的标准偏差对ＰＬＬ的锁止状态进行判断，通过在捕捉过渡状态和常规状态下转换增益，能够使ＰＬＬ的捕捉时间缩短且稳定。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种生成用于将从记录有信息的介质再生的再生信号二值化的定时信号(时钟信号)的PLL装置(时钟信号生成装置)及用于该装置的半导体集成电路以及数据再生方法。
技术介绍
现在，将信息从记录有信息的光盘上进行再生时，通常是将从盘再生的信号输入PLL(Phase Locked Loop)电路，通过PLL电路生成与再生信号同步的时钟信号，并与该时钟信号同步，将再生信号进行数字处理，并再生数字数据(例如，参照特许文献1)。图19是表示生成时钟信号的现有的PLL电路结构的框图。光头4102将光束照射在光盘4101上，检测来自光盘的光反射量，再输出电信号。模拟信号处理电路4200从由光头输出的电信号提取再生信号。模拟信号处理电路4200包含对电信号进行放大的前置放大器4201、将进行了放大的信号的振幅控制为恒定的增益控制电路(AGC)4202、以及改善频率特性的均衡器4203。PLL电路4300生成与再生信号同步的时钟信号。PLL电路4300包含用时钟信号对再生信号进行数字化处理的A/D转换器301；以将数字化后的数字值的中心值设为零的方式除去低频成分的补偿消除器4302；从补偿消除后的数字值计算相位误差值的相位误差计算器4303；从相位误差值去除无用的低频成分的环路滤波器4304；生成与环路滤波器4304的输出值相匹配的频率的时钟信号的时钟振荡器4400。时钟振荡器4400包含将环路滤波器输出值转换为电压信号的D/A转换器4401、生成与电压信号相对应的时钟信号的电压控制振荡器(VCO)4402。图20是表示相位误差计算器4303的动作的时刻图。图20的(A)表示环路滤波器4302的输出值(即补偿消除后的数字值)。相位误差计算器4303从该数字值中检测过零点，将夹持过零点的两个数字值中绝对值小的一方的位置作为过零点检测位置决定(图20的(B))，在过零点检测位置的数字值的倾向为上升边缘的情况下，将该数字值原封不动作为相位误差值输出，相反，在过零检测位置的数字值的倾向为下降边缘的情况，将此数字值计乘以-1的值作为相位误差值输出(图20的(C))。PLL电路4300根据从相位误差计算器4303输出的相位误差值作为控制时钟信号的频率的电路动作，使得相位误差为零。补偿消除器4302根据相位误差、输出值的二值化信号1和0的占空比进行运作，将这些值进行加法计算，进而将进行了累加运算的值设为零，由此控制进行补偿消除的电平、即进行二值化的电平(例如参照特许文献2)。特许文献1日本特开2000-100083号公报特许文献2日本特开2000-243032号公报特许文献3日本特开平10-107623号公报特许文献4日本特开2000-285605号公报特许文献5日本特开2002-334520号公报特许文献6日本特开2000-343025号公报特许文献7日本特许第3301691号公报但是，在现有技术中，存在以下问题，由于能够计算相位误差的范围只有时钟信号的±1/2周期，所以PLL电路的俘获范围窄，在与再生信号的频率误差突然变大，或因光盘上的尘埃、划痕及指纹等造成再生信号的品质恶化时，再生信号与时钟信号的同步万一不谐调，则到再同步就需要花费时间，最差的情况是根本达不到同步，以至不能再生数据。另外，现有技术存在的另一个问题是，为了判定再生信号与时钟信号的同步状态，必须检测出含在再生信号内含有的数据再生用同步码。因此，在因光盘上的尘埃、划痕及指纹等造成再生信号的品质恶化时，即使同步失谐，也要花费时间对同步失谐情况进行检测，造成再生性能恶化。
技术实现思路
本专利技术是解决上述既有的问题而构成的，其目的在于，提供一种时钟信号生成装置，即使再生信号与时钟信号的同步失谐也能立即通过稳定地进行再捕捉来改善再生性能。另外，在现有技术中，由于能够计算相位误差的范围只有时钟信号的±1/2周期，所以PLL电路的俘获范围窄，在再生信号和时钟信号的频率失谐的情况下，PLL的捕捉动作需要较长的时间。与此相对，提案了以下这样的时钟信号生成装置，从在相位误差值的时间轴的倾斜度计算频率误差，通过根据得到的频率误差与相位误差对时钟信号的频率进行控制，将PLL的捕获范围扩大(例如参照特许文献3、特许文献4)。但是，在上述已有的放大PLL的捕获范围的技术中，其问题在于，由于从相位误差值的倾斜大的部位、即相位误差发生了180°变化的瞬间状态判定俘获误差状态，因此，在因光盘上的尘埃、划痕及指纹或者光盘的面接触等造成再生信号的品质恶化时等，产生误检测或漏检测，会使PLL的捕捉时间不稳定，到可以数据再生的时间变长。另一个问题是，为了提高俘获误差状态的检测的精度，而保持多个相位误差值，从保持的相位误差值检测相位误差曲线的的位移，但是，为了不在已知的特定特性图案、而在调制了的数据区间内得到精确的检测准确度，而必须保持多个相位误差值，电路规模将变得非常庞大。另外，另一个问题是，在现有的补偿消除器中，由于受再生信号的振幅容易变小的传号/空号比的影响，从而二值化电平容易波动，在再生信号的品质不良的状态下，就会将二值化电平控制成错误的电平，不能正常地进行根据过零点的相位误差的计算，从而不能进行PLL的捕捉。本专利技术是为解决上述已知的问题，其目的在于，用简单的电路结构来实现时钟信号装置，即使在再生信号和时钟信号的频率失谐、且再生信号的品质差的情况下，也能通过立即稳定地进行PLL的捕捉改善再生性能。本专利技术提供时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其中，具备响应上述时钟信号对上述再生信号进行脉冲调制，通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置；根据上述多个各数字值，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值的相位误差计算装置；根据上述相位误差值，输出控制上述时钟信号的频率的控制信号的环路滤波装置；将具有与上述控制信号匹配的频率的信号作为上述时钟信号生成的时钟振荡装置；根据上述相位误差值，判断上述相位误差是否处于预定的范围内的相位误差范围判断装置，上述相位误差计算装置中，对上述许多数字值的过零点进行检测，在用上述相位误差范围判断装置判断出相位误差在上述预定的范围内时，就根据位于上述过零点前后的两个数字值中接近零电平侧的数字值计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，就根据上述两个数字值中远离零电平侧的数字值算出上述相位误差值，由此实现上述目的。上述相位误差范围判断装置包含将上述相位误差值平滑化的低通滤波装置，上述相位误差范围判断装置也可以根据上述低通滤波装置的输出值与预定的阈值的比较结果，判断上述相位误差是否在上述预定的范围内。上述相位误差范围判断装置在判断出上述相位误差不在上述预定的范围内时，也可以控制上述环路滤波装置，以使上述环路滤波装置的增益提高。还具备根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态的同步判断装置，在上述同步判断装置判定为上述再生信号和上述时钟信号不在同步状态时，由上述相位误差判断装置作出的判定有效，在判定上述再生信号和上述时钟信号处于同步状态时，由上述相位误差判断装置作出的判定无效。还具备将对上述数字值本文档来自技高网...

【技术保护点】
一种时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其特征在于，包含：Ａ／Ｄ转换装置，响应上述时钟信号对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值； 相位误差计算装置，根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值；环路滤波装置，根据上述相位误差值，输出控制上述时钟信号的频率的控制信号；时钟振荡装置，将具有与上述控制信号匹配的频率的信 号作为上述时钟信号生成；相位误差范围判断装置，根据上述相位误差值，判断上述相位误差是否处于预定的范围内，上述相位误差计算装置，对上述多个数字值的过零点进行检测，在用上述相位误差范围判断装置判断出相位误差在上述预定的范围内时， 根据位于上述过零点前后的两个数字值中接近零电平侧的数字值，计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，根据上述两个数字值中远离零电平侧的数字值，计算上述相位误差值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：中田浩平，宫下晴旬，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]