一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法技术方案

一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法，在传统步进累加滤波方法的基础上，根据电涡流位移传感器的工作特点，提出了一种新型逻辑滤波方法，实时更新滤波结果降低输出延迟从而提高实时性，同时采用模块化拆分滤波操作，降低整体扇出，并且采用倒序更新滤波子模块寄存器的方式，保证整体滤波过程中的数据正确可靠。通过上述方式，能准确、直观地提升了电涡流位移传感器对相对姿态测量的可靠性与稳定性。靠性与稳定性。靠性与稳定性。

【技术实现步骤摘要】
一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法


[0001]本专利技术涉及一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法，属于非接触式位移测量领域。

技术介绍

[0002]电涡流位移传感器产品需要高精度和高稳定性，并且自身拥有快速机动的特点。又因为其产品本身的带宽窄、采样频率高、采样速度快。所以该产品对于噪声的敏感度高，逻辑滤波处理增强信号的信噪比是上述领域的核心技术和关键技术。传统滤波方式无法适应其特殊的应用限制，同时面向卫星的宇航级工程实现又需要实时性与低扇出。因此，需要一种全新的实时可靠低扇出的滤波方式。

技术实现思路

[0003]本专利技术解决的技术问题是：针对目前现有技术中，传统滤波方式无法适应其特殊的应用限制，同时面向卫星的宇航级工程需求无法完成的问题，提出了一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法。
[0004]本专利技术解决上述技术问题是通过如下技术方案予以实现的：
[0005]一种面向涡流小信号高可靠低扇出的逻辑滤波系统，包括电涡流位移传感器、AD采集模块、首次分组累加模块、分组滑动滤波子模块，电涡流位移传感器启动后，AD采集模块对AD芯片进行初始化处理并进行自校准时序，并检测AD芯片繁忙信号Busy的下降沿面，输出AD芯片数据采集时序数据；首次分组累加模块根据AD采集模块对输出数据进行累加同时记录步进累加次数；分组滑动滤波子模块对步进累加次数进行判断，达到步进累加设定值后，将此次累加得到的数据分为一组，并产生触发信号，触发信号进行监测判断是否输出滤波信号并更新信号，其中，通过电涡流位移传感器、AD采集模块、首次分组累加模块、分组滑动滤波子模块组成的滤波逻辑系统对AD芯片进行信号采集及数据滤波处理。
[0006]所述分组滑动滤波子模块中，判断步进累加次数是否已经达到步进累加设定值，达到步进累加设定值后，将此次累加得到的数据分为一组，产生触发信号Trig，对触发信号Trig进行判断，当监测到Trig信号有效，生成滑动分组更新信号Trig_r1，若Trig信号无效则继续等待直至后续触发信号Trig有效为止。
[0007]所述首次分组累加模块于分组滑动滤波子模块进行步进累加次数判断过程中，进行下一组输出数据累加同时记录步进累加次数。
[0008]所述分组滑动滤波子模块中，对滑动分组更新信号Trig_r1进行判断，当滑动分组更新信号Trig_r1有效时，将当前次累加的输出数据进行滑动滤波处理并留存，将首次分组累加模块累加处理的下一组输出数据分组，利用留存的当前次累加的输出数据对二次分组滑动滤波子模块中的滑动滤波寄存器组进行更新，并生成当前次累加的输出数据更新完成标志Trig_r2，于所有寄存器组均完成更新后，进行下一组输出数据的触发信号Trig有效性判断，直至遍历AD芯片所有输出数据。
[0009]所述AD采集模块、首次分组累加模块、分组滑动滤波子模块均可通过FPGA架构实现。
[0010]一种面向涡流小信号高可靠低扇出的逻辑滤波方法，包括：
[0011](1)监测AD芯片繁忙信号Busy，当监测到AD芯片繁忙信号Busy的下降沿时，停止AD芯片自校准，输出AD芯片数据采集时序；
[0012](2)连续采集AD芯片输出的数据，并对输出数据进行累加同时记录步进累加次数；
[0013](3)对步进累加次数进行判断，达到步进累加设定值后，将此次累加得到的数据分为一组，并产生触发信号Trig，进入步骤(4)对触发信号Trig进行判断，同时返回步骤(2)进行下一组数据的采集与步进累加；
[0014](4)当监测到Trig信号有效，则进行滑动滤波处理并留存此次累加得到的数据，生成动分组更新信号Trig_r1，进入步骤(5)，若Trig信号无效则继续等待Trig信号直至有效；
[0015](5)当监测到Trig_r1信号有效将累加得到的第一次分组数据输入分组滑动滤波子模块，将下一组数据分组，生成当前次累加的输出数据的分组更新完成标志Trig_r2，并利用留存的当前次累加的输出数据对二次分组滑动滤波子模块中的滑动滤波寄存器组进行更新，于所有寄存器组均完成更新后，进行下一组输出数据的触发信号Trig有效性判断，直至遍历AD芯片所有输出数据。
[0016]所述步骤(1)中，监测AD芯片繁忙信号Busy前，启动电涡流位移传感器，开始AD芯片初始化流程，输出AD芯片自校准时序。
[0017]所述步骤(3)中，若未监测到AD芯片繁忙信号Busy的下降沿，置AD芯片自校准失败标志位有效，等待下一次指令到来重新进行AD芯片自校准。
[0018]所述步骤(2)中，产生触发信号Trig后，对触发信号Trig进行监测的同时，进行下一组数据的采集与步进累加，若步进累加次数未达到步进累加设定值，则持续对输出数据进行累加。
[0019]所述步骤(2)中，对输出数据进行累加以完成微弱信号的叠加放大，具体步骤如下：
[0020]设步进累加设定值为n，获取AD芯片输出的数据为Di；
[0021]对AD转换获得的每n个数据Di进行求和得到累加值N
j
；
[0022]其中，
[0023]将N
j
输出至分组滑动滤波子模块，同时输出Trig信号，标志第一次分组中的一组数据N
j
已经处理完成，对数据进行滑动滤波；
[0024]重复上述操作直至当前组输出数据全部处理完成以实现AD芯片数据的实时采集与放大。
[0025]对数据进行滑动滤波时，使用分组滑动滤波子模块留存的上一周期寄存器组中各寄存器的值，与当前数据进行滤波结果计算，具体为：
[0026][0027]式中，S
k
为上一周期寄存器组中各寄存器的值，N
jt
为当前累加放大所得数据，计算输出完成后，将当前累加放大所得数据于分组滑动滤波子模块进行滤波留存。
[0028]所述步骤(5)中，更新分组滑动滤波子模块的各寄存器时，按寄存器索引顺序倒序更新当前周期的滑动滤波寄存器组中的各寄存器数据，完成滤波数据的解耦。
[0029]本专利技术与现有技术相比的优点在于：
[0030]本专利技术提供的一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法，针对惯性敏感涡流小信号数据阶跃变化梯度大，数据不连续等独有特点设计基于步进累加和滤波的高精度步进累加和逻辑滤波操作，并针对电涡流位移传感器需要数据处理具备实时性，使用FPGA工作主频时钟进行原子级并行流水操作，降低延迟，同时针对星上电涡流位移传感器需要低扇出的特性，将流水计算分组，滤波次数为N次的步进累加和滤波操作进行模块化拆分为五级模组，使每级模组的数据扇出局限在当前作用寄存器之中，对于其他模组的信号不产生耦合影响，保证了步进累加和滤波的结果正确可靠，对子模块寄存器的更新顺序进行了定义，采用倒序更新子模块寄存器的值。
附图说明
[0031]图1为专利技术提供的实施方法流程图；
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种面向涡流小信号高可靠低扇出的逻辑滤波系统，其特征在于：包括电涡流位移传感器、AD采集模块、首次分组累加模块、分组滑动滤波子模块，电涡流位移传感器启动后，AD采集模块对AD芯片进行初始化处理并进行自校准时序，并检测AD芯片繁忙信号Busy的下降沿面，输出AD芯片数据采集时序数据；首次分组累加模块根据AD采集模块对输出数据进行累加同时记录步进累加次数；分组滑动滤波子模块对步进累加次数进行判断，达到步进累加设定值后，将此次累加得到的数据分为一组，并产生触发信号，触发信号进行监测判断是否输出滤波信号并更新信号，其中，通过电涡流位移传感器、AD采集模块、首次分组累加模块、分组滑动滤波子模块组成的滤波逻辑系统对AD芯片进行信号采集及数据滤波处理。2.根据权利要求1所述的一种面向涡流小信号高可靠低扇出的逻辑滤波系统，其特征在于：所述分组滑动滤波子模块中，判断步进累加次数是否已经达到步进累加设定值，达到步进累加设定值后，将此次累加得到的数据分为一组，产生触发信号Trig，对触发信号Trig进行判断，当监测到Trig信号有效，生成滑动分组更新信号Trig_r1，若Trig信号无效则继续等待直至后续触发信号Trig有效为止。3.根据权利要求1所述的一种面向涡流小信号高可靠低扇出的逻辑滤波系统，其特征在于：所述首次分组累加模块于分组滑动滤波子模块进行步进累加次数判断过程中，进行下一组输出数据累加同时记录步进累加次数。4.根据权利要求3所述的一种面向涡流小信号高可靠低扇出的逻辑滤波系统，其特征在于：所述分组滑动滤波子模块中，对滑动分组更新信号Trig_r1进行判断，当滑动分组更新信号Trig_r1有效时，将当前次累加的输出数据进行滑动滤波处理并留存，将首次分组累加模块累加处理的下一组输出数据分组，利用留存的当前次累加的输出数据对二次分组滑动滤波子模块中的滑动滤波寄存器组进行更新，并生成当前次累加的输出数据更新完成标志Trig_r2，于所有寄存器组均完成更新后，进行下一组输出数据的触发信号Trig有效性判断，直至遍历AD芯片所有输出数据。5.根据权利要求4所述的一种面向涡流小信号高可靠低扇出的逻辑滤波系统，其特征在于：所述AD采集模块、首次分组累加模块、分组滑动滤波子模块均可通过FPGA架构实现。6.一种根据权利要求5所述的面向涡流小信号高可靠低扇出的逻辑滤波方法，其特征在于包括：(1)监测AD芯片繁忙信号Busy，当监测到AD芯片繁忙信号Busy的下降沿时，停止AD芯片自校准，输出AD芯片数据采集时序；(2)连续采集AD芯片输出的数据，并对输出数据进行累加同时记录步进累加次数；(3)对步进累加次数进行判断，达到步进累加设定值后，将此次累加得到的数据分为一组，并产生触发信号Trig，进入步骤(4)对触发信号Trig进行判断，同时返回步骤(2)进行下一组数据的采集与步进累加；(4)当监测到T...

【专利技术属性】
技术研发人员：李嘉林，刘燕锋，叶有时，徐鑫，周禹，王显，肖阳，施蕾，熊军，路瑶，钮林笑，杨桦，
申请(专利权)人：北京控制工程研究所，
类型：发明
国别省市：