本申请涉及时间交错式模拟数字转换器及信号转换方法。时间交错式模拟数字转换器包含多个电容阵列电路、至少一逐渐逼近暂存器电路系统以及至少一噪声整形电路系统。多个电容阵列电路轮流对输入信号取样，以产生取样输入信号。至少一逐渐逼近暂存器电路系统根据取样输入信号与残值信号执行模拟数字转换，以产生至少一数字输出。至少一噪声整形电路系统利用多个切换式电容电路中的至少一第一电路自所述电容阵列电路中的第一电容阵列电路转移残值信号，并自所述切换式电容电路中随机地挑选出至少一第二电路以协同所述电容阵列电路中的第二电容阵列电路对输入信号取样。第二电容阵列电路对输入信号取样。第二电容阵列电路对输入信号取样。
【技术实现步骤摘要】
具有随机化的时间交错式模拟数字转换器与信号转换方法
[0001]本公开涉及模拟数字转换器，尤其涉及具有随机化以及噪声整形 (noise shaping)功能的时间交错式模拟数字转换器与信号转换方法。
技术介绍
[0002]在混合信号(mixed signal)电路中，电容常被用来传递于前一期间所存储的信号。然而，在实际应用中，若多个电容之间存在不匹配，无法准确传递上述的信号。如此一来，在混合信号电路的输出可能会受到具有谐波频率(harmonic tone)的噪声的影响，造成混合信号电路的等效分辨率降低。
技术实现思路
[0003]于一些实施例中，时间交错式模拟数字转换器包含多个电容阵列电路、至少一逐渐逼近暂存器电路系统以及至少一噪声整形电路系统。多个电容阵列电路用以轮流对一输入信号取样，以产生一取样输入信号。至少一逐渐逼近暂存器电路系统用以根据该取样输入信号与一残值信号执行一模拟数字转换，以产生至少一数字输出。至少一噪声整形电路系统用以利用多个切换式电容电路中的至少一第一电路自所述电容阵列电路中的一第一电容阵列电路转移该残值信号，并自所述切换式电容电路中随机地挑选出至少一第二电路以协同所述电容阵列电路中的一第二电容阵列电路对该输入信号取样。
[0004]于一些实施例中，信号转换方法包含下列操作：通过多个电容阵列电路轮流对一输入信号取样，以产生一取样输入信号；根据该取样输入信号与一残值信号执行一模拟数字转换，以产生至少一数字输出；利用多个切换式电容电路中的至少一第一电路自所述电容阵列电路中的一第一电容阵列电路转移该残值信号；以及自所述切换式电容电路中随机地挑选出至少一第二电路以协同所述电容阵列电路中的一第二电容阵列电路对该输入信号取样。
[0005]有关本公开的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
[0006]图1为根据本公开一些实施例绘制的一种时间交错式模拟数字转换器装置的示意图；
[0007]图2A为根据本公开一些实施例绘制的图1的时间交错式模拟数字转换器装置于期间k的示意图；
[0008]图2B为根据本公开一些实施例绘制的图1的时间交错式模拟数字转换器装置于期间k+1的示意图；
[0009]图2C为根据本公开一些实施例绘制的图1的时间交错式模拟数字转换器装置于期间k+2的示意图；
[0010]图2D为根据本公开一些实施例绘制的图1的时间交错式模拟数字转换器装置于期
间k+3的示意图；
[0011]图3为根据本公开一些实施例绘制的图2A中的切换式电容电路的示意图；
[0012]图4为根据本公开一些实施例绘制的图1的伪随机数值产生器电路的示意图；
[0013]图5为根据本公开一些实施例绘制的图1的多个时钟信号的波形示意图；以及
[0014]图6为根据本公开一些实施例绘制的一种信号转换方法的流程图。
[0015]符号说明
[0016]100：时间交错式模拟数字转换器装置
[0017]120、122：噪声整形电路系统
[0018]125：至少一噪声整形电路系统
[0019]140、142：逐渐逼近暂存器电路系统
[0020]140A、140B：量化器电路
[0021]142A、142B：控制逻辑电路
[0022]145：至少一逐渐逼近暂存器电路系统
[0023]160：伪随机数值产生器电路
[0024]310：多工器电路
[0025]410：异或门电路
[0026]420～423：触发器电路
[0027]600：信号转换方法
[0028]C、Cint1、Cint2：电容
[0029]Cex1～Cex8：切换式电容电路
[0030]CLK：预设时钟信号
[0031]CT1、CT2：电容阵列电路
[0032]D
out1
、D
out2
：数字输出
[0033]N1、N2：节点
[0034]Q4：伪随机数值
[0035]REF1、Q0～Q3：信号
[0036]S1、S2：开关
[0037]S610、S620、S630、S640：操作
[0038]SW1～SW8：开关
[0039]V
in
：输入信号
[0040]Vin(k)：取样输入信号
[0041]Vres(k
‑
1)：残值信号
[0042]V
refp
、V
refn
：共模电压
[0043]VS1、VS2：切换信号
[0044]VS11：第一部分
[0045]VS12：第二部分
[0046]Φ
S1
、Φ
S2
：时钟信号
具体实施方式
[0047]本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本公开的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本公开的范围与含义。同样地，本公开亦不仅以于此说明书所示出的各种实施例为限。
[0048]关于本文中所使用的“耦接”或“连接”，均可指两个或更多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指两个或更多个元件相互操作或动作。如本文所用，用语“电路系统(circuitry)”可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
[0049]如本文所用，用语“与/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等的词汇，是用于描述并辨别各个元件。因此，在本文中的第一元件也可被称为第二元件，而不脱离本公开的本意。为易于理解，于各附图中的类似元件将被指定为相同标号。
[0050]图1为根据本公开一些实施例绘制的一种时间交错式模拟数字转换器装置100的示意图。于一些实施例中，时间交错式模拟数字转换器装置100 操作为时间交错式逐渐逼近暂存器(successive approximation register, SAR)模拟数字转换器。
[0051]时间交错式模拟数字转换器装置100包含开关S1、开关S2、电容阵列电路CT1、电容阵列电路CT2、至少一噪声整形(noise shaping)电路系统125以及至少一SAR电路系统145。
[0052]开关S1以及开关S2分别根据时钟信号Φ
S1
以及时钟信号Φ
S2
导通，使得输入信号V
in
轮流地被电容阵列电路CT1以及电容阵列电路CT2取样，以产生对应的取样输入信号Vin(k)。例如，在期间k，开关S2导通且开关S1不导通。于此条件下，电容阵列电路CT1提供于前一期间k
‑
1所取样的输本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种时间交错式模拟数字转换器，包含：多个电容阵列电路，用以轮流对一输入信号取样，以产生一取样输入信号；至少一逐渐逼近暂存器电路系统，用以根据该取样输入信号与一残值信号执行一模拟数字转换，以产生至少一数字输出；以及至少一噪声整形电路系统，用以利用多个切换式电容电路中的至少一第一电路自所述多个电容阵列电路中的一第一电容阵列电路转移该残值信号，并自所述多个切换式电容电路中随机地挑选出至少一第二电路以协同所述多个电容阵列电路中的一第二电容阵列电路对该输入信号取样。2.如权利要求1所述的时间交错式模拟数字转换器，其中该至少一逐渐逼近暂存器电路系统还用以根据一伪随机数值输出多个切换信号，且该至少一噪声整形电路系统还用以根据所述多个切换信号选出该至少一第二电路。3.如权利要求2所述的时间交错式模拟数字转换器，还包含：一伪随机数值产生器电路，用以根据一预设时钟信号产生该伪随机数值。4.如权利要求3所述的时间交错式模拟数字转换器，其中该伪随机数值产生器电路包含：一异或门电路，用以根据一第一信号与该伪随机数值产生一第二信号；以及多个触发器电路，所述多个触发器电路按序串联，并根据该预设时钟信号按序传递该第二信号以产生该伪随机数值。5.如权利要求3所述的时间交错式模拟数字转换器，其中该伪随机数值产生器电路用以在所述多个电容阵列电路中每一者对该输入信号...
【专利技术属性】
技术研发人员：黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。