同时选中多个地址的加强型FPGASRAM阵列配置方法技术

本发明专利技术涉及一种同时选中多个地址的加强型FPGA SRAM阵列配置方法，包括：确定SRAM阵列的加强型写操作起始地址；采用加强型写操作在第一地址部写入对应的配置数据；采用普通写操作在第二地址部写入对应的配置数据；其中，在SRAM阵列中，加强型写操作起始地址以及其之后的地址为第一地址部，加强型写操作起始地址之前的地址为第二地址部。本发明专利技术的同时选中多个地址的加强型FPGA SRAM阵列配置方法，采用加强型写操作方法，在不改变现有电路的情况下，在大规模SRAM阵列下，确保远离位线驱动电路的SRAM单元也可正确写入配置数据。SRAM单元也可正确写入配置数据。SRAM单元也可正确写入配置数据。

Enhanced fpgasram array configuration method with multiple addresses selected at the same time

【技术实现步骤摘要】
同时选中多个地址的加强型FPGA SRAM阵列配置方法


[0001]本专利技术属于SRAM阵列写入方法
，具体涉及一种同时选中多个地址的加强型FPGA SRAM阵列配置方法。

技术介绍

[0002]FPGA(Field－Programmable Gate Array现场可编程门阵列)通过接收一组特定的配置数据进行功能配置，不同的配置数据可使FPGA实现不同的功能。配置数据存储于FPGA的SRAM(Static Random
‑
Access Memory静态随机存取存储器)阵列中，因此确保SRAM阵列写入成功对FPGA实现各功能至关重要。
[0003]SRAM写操作需要将SRAM字线打开，同时位线设为需要写入的数据值。一般而言，SRAM组成方式为二维阵列，包括若干个SRAM单元，通过寻址电路每次选中一个地址，将一个地址上的数据同时写入，依次选择不同的地址，将所需的数据写入SRAM中。地址长为m，数据位宽为n的SRAM阵列如图1所示，写入操作时先选中地址0，将n位数据data[n
‑
1:0]写入地址0，再选中地址1，将新的数据写入地址1，直到地址m
‑
1写入完成。
[0004]在应用于大规模SRAM阵列下，电路中位线(data[j]、data_n[j])长度很长，因此寄生电阻、寄生电容较大。在写入远离位线驱动电路的地址(例如图1中地址m
‑
1)时，较大的寄生电阻会导致写入时产生较大的压降。在制造过程中，晶体管性能与设计目标会有部分偏差，有概率会产生较大的偏差，在大规模SRAM阵列下，这种较大的偏差更容易显现。由于以上两种因素，SRAM单元上接收到的电压无法满足正确写入的要求，SRAM无法正确写入，最终影响FPGA的功能。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种同时选中多个地址的加强型FPGA SRAM阵列配置方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术提供了一种同时选中多个地址的加强型FPGA SRAM阵列配置方法，包括：
[0007]确定SRAM阵列的加强型写操作起始地址；
[0008]采用加强型写操作在第一地址部写入对应的配置数据；
[0009]采用普通写操作在第二地址部写入对应的配置数据；
[0010]其中，在所述SRAM阵列中，所述加强型写操作起始地址以及其之后的地址为所述第一地址部，所述加强型写操作起始地址之前的地址为所述第二地址部。
[0011]在本专利技术的一个实施例中，确定SRAM阵列的加强型写操作起始地址，包括：
[0012]通过实验测试得到所述SRAM阵列中无法写入配置数据的起始地址；
[0013]按照预设长度选取该起始地址之前的地址作为所述加强型写操作起始地址。
[0014]在本专利技术的一个实施例中，采用加强型写操作在第一地址部写入对应的配置数据，包括：
[0015]步骤1：选取所述第一地址部的当前写入地址，记为addr[k]；
[0016]步骤2：获取所述当前写入地址的配置数据，并将所述配置数据依次写入与当前写入地址相邻的若干个地址中，所述相邻的若干个地址位于所述当前写入地址之前；
[0017]步骤3：同时打开所述当前写入地址和所述相邻的若干个地址，将所述配置数据写入所述当前写入地址中；
[0018]步骤4：令k＝k
‑
1，重复步骤1
‑
步骤4，直到所述加强型写操作起始地址的配置数据写入，所述第一地址部的所有地址对应的配置数据写入完成。
[0019]在本专利技术的一个实施例中，在对所述第一地址部进行写操作时，选取距离位线驱动电路最远的地址作为第一个写入地址进行所述加强型写操作写入对应的配置数据。
[0020]在本专利技术的一个实施例中，所述步骤2包括：
[0021]步骤2.1：获取所述当前写入地址的配置数据；
[0022]步骤2.2：选取地址addr[k
‑
j]，j≥3，打开地址addr[k
‑
j]，并将所述当前写入地址的配置数据写入地址addr[k
‑
j]的SRAM单元中；
[0023]步骤2.3：令j＝j
‑
1，重复步骤2.2
‑
步骤2.3，直到将所述当前写入地址的配置数据写入地址addr[k
‑
1]的SRAM单元中。
[0024]在本专利技术的一个实施例中，采用普通写操作在第二地址部写入对应的配置数据，包括：
[0025]步骤1：选取所述第二地址部的当前写入地址，记为addr[k
’
]；
[0026]步骤2：获取所述当前写入地址的配置数据，并将所述配置数据写入所述当前写入地址中；
[0027]步骤3：令k
’
＝k
’
+1，重复步骤1
‑
步骤3，直到所述第二地址部的最后一个地址的配置数据写入，所述第二地址部的所有地址对应的配置数据写入完成。
[0028]与现有技术相比，本专利技术的有益效果在于：
[0029]本专利技术的同时选中多个地址的加强型FPGA SRAM阵列配置方法，采用加强型写操作方法，在不改变现有电路的情况下，在大规模SRAM阵列下，确保远离位线驱动电路的SRAM单元也可正确写入配置数据。
[0030]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
[0031]图1是本专利技术实施例提供的一种SRAM阵列结构示意图；
[0032]图2是本专利技术实施例提供的一种同时选中多个地址的加强型FPGA SRAM阵列配置方法的示意图；
[0033]图3是本专利技术实施例提供的一种多地址SRAM配置控制流示意图。
具体实施方式
[0034]为了进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本专利技术提出的一种同时选中多个地址的加强型FPGA SRAM阵列配置方法进行详细说明。
[0035]有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本专利技术为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本专利技术的技术方案加以限制。
[0036]实施例一
[0037]请参见图2，图2是本专利技术实施例提供的一种同时选中多个地址的加强型FPGA SRAM阵列配置方法的示意图，如图所示，本实施例的同时选中多个地址的加强型FPGA SRAM阵列配置方法，包括：
[0038]S1：确定SRAM阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种同时选中多个地址的加强型FPGA SRAM阵列配置方法，其特征在于，包括：确定SRAM阵列的加强型写操作起始地址；采用加强型写操作在第一地址部写入对应的配置数据；采用普通写操作在第二地址部写入对应的配置数据；其中，在所述SRAM阵列中，所述加强型写操作起始地址以及其之后的地址为所述第一地址部，所述加强型写操作起始地址之前的地址为所述第二地址部。2.根据权利要求1所述的同时选中多个地址的加强型FPGA SRAM阵列配置方法，其特征在于，确定SRAM阵列的加强型写操作起始地址，包括：通过实验测试得到所述SRAM阵列中无法写入配置数据的起始地址；按照预设长度选取该起始地址之前的地址作为所述加强型写操作起始地址。3.根据权利要求1所述的同时选中多个地址的加强型FPGA SRAM阵列配置方法，其特征在于，采用加强型写操作在第一地址部写入对应的配置数据，包括：步骤1：选取所述第一地址部的当前写入地址，记为addr[k]；步骤2：获取所述当前写入地址的配置数据，并将所述配置数据依次写入与当前写入地址相邻的若干个地址中，所述相邻的若干个地址位于所述当前写入地址之前；步骤3：同时打开所述当前写入地址和所述相邻的若干个地址，将所述配置数据写入所述当前写入地址中；步骤4：令k＝k
‑
1，重复步骤1
‑
步骤4，直到所述加强型写操作起始地址的配置数据写入，所述第一地址部的所有地址对应的配置数据写入完成。4.根据权利要求3所述的同时选中多个地址的加强型FPGA...

【专利技术属性】
技术研发人员：蔡旭伟，王黎明，韦嶔，程显志，贾红，
申请(专利权)人：厦门智多晶科技有限公司，
类型：发明
国别省市：