一种基于中继电路的FPGASRAM配置电路架构及FPGA制造技术

本发明专利技术提供的一种基于中继电路的FPGA SRAM配置电路架构及FPGA，包括字线控制电路、字线驱动电路、位线控制电路以及位线驱动电路，位线驱动电路将驱动的SRAM阵列分割，减小了每一段驱动电路的负载，形成多个SRAM阵列区域，通过位线控制电路以及字线控制电路相互配合以实现每个SRAM阵列区域的位线由两侧的位线驱动电路共同驱动，同时对于一段分割后的位线而言，它由两侧的驱动电路共同驱动，相较于现有技术的单侧驱动，驱动能力更强。因此本发明专利技术可以有效提升SRAM阵列写入成功率，提高产品可靠性；同时在SRAM阵列扩大后，容易直接复用扩展，无需再考虑驱动能力问题，可以节约设计验证成本。验证成本。验证成本。

An fpgasram configuration circuit architecture and FPGA based on relay circuit

The invention provides an FPGA SRAM configuration circuit architecture and FPGA based on relay circuit, including word line control circuit, word line drive circuit, bit line control circuit and bit line drive circuit. The bit line drive circuit divides the driven SRAM array, reduces the load of each driving circuit and forms a plurality of SRAM array areas, The bit line control circuit and the word line control circuit cooperate with each other to realize that the bit line of each SRAM array area is jointly driven by the bit line driving circuits on both sides. At the same time, for a segmented bit line, it is jointly driven by the driving circuits on both sides. Compared with the unilateral driving of the prior art, the driving ability is stronger. Therefore, the invention can effectively improve the writing success rate of SRAM array and improve the reliability of products; At the same time, after the SRAM array is expanded, it is easy to reuse and expand directly, and there is no need to consider the problem of driving ability, which can save the cost of design verification. Verification cost. Verification cost< br/>

【技术实现步骤摘要】
一种基于中继电路的FPGA SRAM配置电路架构及FPGA


[0001]本专利技术属于FPGA
，具体涉及一种基于中继电路的FPGA SRAM配置电路架构及FPGA。

技术介绍

[0002]FPGA是集成电路领域重要的器件，其通过接收一组特定的配置数据进行功能配置，不同的配置数据可使FPGA实现不同的功能。配置数据存储于FPGA的SRAM阵列中，因此确保SRAM阵列写入成功对FPGA实现各功能至关重要。
[0003]FPGA SRAM配置电路架构及其优秀的性能是SRAM阵列写入成功的必要条件。SRAM写操作需要将SRAM字线打开，同时位线驱动控制位线设为需要写入的数据值。SRAM读操作是用于校验SRAM是否写入成功的基本方式，SRAM读操作需要将SRAM字线打开，同时保证位线不被位线驱动电路驱动，SRAM上存储的数据将通过位线返回。
[0004]参考图1，SRAM组成方式一般为二维阵列，位线驱动电路、字线驱动电路分别分布于SRAM阵列的字线、位线中心，分别向两侧提供驱动。在参考图2，在应用于大规模SRAM阵列下，电路中位线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于中继电路的FPGA SRAM配置电路架构，其特征在于，包括：字线控制电路、字线驱动电路、位线控制电路以及位线驱动电路；所述字线驱动电路包括位于中心位置的中心字线驱动电路以及多个字线中继驱动电路，所述位线控制电路包括位于中心位置的中心位线控制电路、多个位线中继控制电路以及位于两侧边缘的边缘位线中继控制电路；所述位线驱动电路包括位于中心位置的中心位线驱动电路、多个位线中继驱动电路以及两侧边缘的边缘位线中继驱动电路；其中，所述中心位线控制电路与两侧的位线中继控制电路相连，每个位线中继驱动电路与两侧的位线中继驱动电路连接，每个位线中继控制电路对应控制一个位线中继驱动电路，所述中心位线控制电路对应控制中心位线驱动电路，边缘位线中继控制电路对应控制同侧的边缘位线中继驱动电路；每个位线中继驱动电路将SRAM阵列分割，形成多个SRAM阵列区域，以实现每个SRAM阵列区域的位线由两侧的位线驱动电路共同驱动。2.根据权利要求1所述的基于中继电路的FPGA SRAM配置电路架构，其特征在于，基于中继电路的FPGA SRAM配置电路架构的工作状态包括：空闲状态、写操作状态以及读操作状态；位线中继驱动电路两侧中，靠近中心位线驱动电路方向的一侧为读一侧，远离中心位线驱动电路方向的一侧为写一侧；中心位线驱动电路两侧为写一侧，边缘位线中继驱动电路的一侧为读一侧。3.根据权利要求1所述的基于中继电路的FPGA SRAM配置电路架构，其特征在于，所述中心位线控制电路，用于向中心位线驱动电路发送位线控制信号以及向相邻的位线中继控制电路传递位线控制信号直至边缘位线中继控制电路，并接收相邻的位线中继控制电路返回的位线控制信号；所述中心位线驱动电路，用于根据位线控制信号产生驱动信号，并将所述驱动信号向两侧的位线中继驱动电路传递直至边缘位线中继驱动电路，以增强驱动信号驱动位线；所述字线控制电路，用于产生字线控制信号发送至中心字线驱动电路；中心字线驱动电路，用于根据所述字线控制信号控制字线状态；字线驱动中继电路，用于检测中心字线驱动电路驱动的字线状态，并根据字线控制信号控制自身的字线状态。4.根据权利要求3所述的基于中继电路的FPGA SRAM配置电路架构，其特征在于，所述位线控制信号包括：预充电控制信号，驱动使能信号，读操作标志信号以及操作访问地址标志信号；所述字线控制信号包括：字线驱动使能信号以及读操作标志信号；其中，位线中继驱动电路、中心位线驱动电路两侧可由不同的预充电控制信号、驱动使能信号分别控制。5.根据权利要求4所述的基于中继电路的FPGA SRAM配置电路架构，其特征在于，所述中心位线控制电路，进一步用于向自身对应控制的中心位线驱动电路发送预充电控制信号；所述中心位线驱动电路，进一步用于控制位线维持在预充电状态，等待写操作或者读操作，并向通过两侧位线中继驱动电路传递预充电控制信号直至边缘位线中继驱动电路；每个位线中继驱动电路，进一步用于控制位线维持在预充电状态；
所述字线控制电路，进一步用于根据所述预充电控制信号，将自身字线驱动使能信号设为无效，并发送至字线驱动电路控制字线驱动电路关闭其向上、向下的驱动，使其字线保持关闭状态；字线中继驱动电路，用于检测所述字线驱动电路的字线是否打开，当未打开时则关闭远离字线驱动电路方向的驱动，使后续的字线保持关闭，以使基于中继电路的FPGA SRAM配置电路架构的工作状态处于空闲状态。6.根据权利要求4所述的基于中继电路的FPGA SRAM配置电路架构，其特征在于，所述中心位线控制电路，进一步用于接收写操作请求，将自身的读操作标志信号设置为无效，向中心位线驱动电路串行移入需要写入的数据，以及将读操作标志信号向写一侧传递直至到达边缘位线中继控制电路；所述字线控制电路，进一步用于接收写操作请求，设定需要写入的地址，将读操作标志信号设置为无效，以使基于中继电路的FPGA SRAM配置电路架构的工作状...

【专利技术属性】
技术研发人员：蔡旭伟，王黎明，韦嶔，程显志，贾红，
申请(专利权)人：厦门智多晶科技有限公司，
类型：发明
国别省市：