高速开关管浮动栅极驱动电路制造技术

本实用新型专利技术涉及一种高速开关管浮动栅极驱动电路，为解决现有开关管浮动栅极驱动电路所存在的占空比受限等技术问题，本实用新型专利技术中，以ＭＯＳＦＥＴ的源极或ＩＧＢＴ的发射极作为浮地，把驱动信号通过高速光耦处理为基于浮地的驱动信号；由开关信号驱动的高频变压器提供浮动电源，再经整流滤波电路给上升沿调整及信号放大电路供电，同时还经稳压电路给光耦电路供电。上升沿调整及信号放大电路可输出一个基于浮地且上升沿速度可调整的浮动驱动信号。本实用新型专利技术实现了一种占空比可以长期达到１００％的浮动栅极驱动电路，其开关管驱动信号上升速度在驱动电路内部可调，其浮动栅极驱动电路的信号地与浮动地之间压差可提高到２５００Ｖ，且电路成本低，便于广泛应用。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及高速开关管浮动栅极驱动电路，更具体地说，涉及使用光耦的高速开关管浮动栅极驱动电路，可用于开关电源、D类音频放大器等领域。 所述开关管可以是MOSFET(金属氧化物半导体场效应晶体管)或IGBT (绝缘 栅双极晶体管)。
技术介绍
在开关电源、D类音频放大器等领域，经常会遇到N沟道MOSFET或IGBT 开关管需要浮动栅极驱动的场合，下面以MOSFET为例进行说明。由于这些 场合MOSFET的源极电平通常为一个复杂波形，而MOSFET的导通条件是栅 极和源极之间提供一个稳定电压，因此这种场合的MOSFET栅极就需要实现 浮动驱动。根据不同的应用场合，此驱动信号频率范围可以从近似直流一直到 数百KHz，且占空比变化范围很宽，这使得MOSFET浮动栅极驱动成为电路 设计的一大难点。一、自举电容式浮动栅极驱动电路现有的浮动栅极驱动以自举电容式电路应用最为广泛。其原理如图1所 示。图中PowerVCC是开关电路工作的主电源，Vgs是栅极驱动的电源，其电 压应该可使MOSFET可靠导通，电压范围通常在10 20V。 Ql禾卩Q2是主 MOSFET,他们交替导通给负载提供一个大功率开关驱动信号。SW1和SW2 为栅极驱动电路的示意。根据MOSFET导通条件，当栅极G与源极S之间电 压为Vgs时，MOSFET即可导通。图1中当Q2导通时，Q2漏极D接地，此时Vgs通过Dl对Cl充电，使 CI电压达到Vgs值。当控制逻辑使SW1导通时，CI两端电压加在Ql的G、 S之间，使Q1导通，由于C1电压不会突变，此时即使Q1的S端电压已经升 高到主电源电压PowerVCC， C1仍然使Q1的G、 S端维持导通电压Vgs，保持Q1导通。当Q1关断，Q2再次导通时，Cl再次充电，以补充Q1导通时损 失的电荷。图中的D2/R1和D3/R2用于调整驱动MOSFET波形的上升沿斜率，当驱 动信号为高电平时，Rl/R2串联在通路中，由MOSFET的栅极电容的作用， 使上升斜率减缓；当驱动信号为低电平时，R1/R2被D2/D3旁路，使下降沿保 持较高斜率。这使MOSFET开启速度减缓，以减少因MOSFET过快开启而带来的开关损耗。这种自举电容式浮动栅极驱动电路具有以下缺点(1) .这种驱动电路的基本原理是用电容Cl存储的电荷驱动高端 MOSFET(Ql)，要确保Ql能导通必须保证Cl电荷能够得到及时补充，表现 在电路中就是Q1、 Q2必须交替导通，且Q2导通的时间足以满足C1充电的 要求。而在D类音频功放等一些PWM(脉宽调制)电路中往往会出现占空比需 要为100%的场合，比如在D类音频放大器中，当输出信号出现削波失真时， 占空比会达到100%，而且可能持续数十毫秒。这时Cl较长时间无法充电， 其电压会迅速随着放电而降低，从而无法维持Ql继续导通。为了避免发生此 问题，工程师通常会使用限制最大占空比的方法，使占空比不超过某个值(比 如95%)，使C1得以持续充电。而这种做法使电源的电压利用率降低，并增 加了最大占空比时的开关损耗，导致电路性能下降。(2) .在实际应用中往往需要减缓MOSFET的开启速度，以降低开关损耗。 通常的做法是在MOSFET的栅极加入并联的电阻和二极管，如图1中的D2/R1 和D3/R2，使MOSFET的开启速度慢于关闭速度。而驱动电路本身的输出上 升沿速度并不能通过其内部调整。在多个MOSFET并联使用的场合，每个 MOSFET必须有单独的开启速度调整电路，增加了电路的复杂程度。(3) .当图1中PowerVcc电压很高时，二极管Dl以及构成SW1的晶体管 会承受很高的反向电压，而栅极驱动电路又往往要求速度很快。高耐压和高速 度的要求对现有的半导体工艺提出了很大的挑战，因而这类电路很难应用在驱 动电路与MOSFET工作电压差超过1000V的场合。(4) .图1所示方案通常都由专用集成电路实现(以IR公司的IR21xx系列为主)，使工程师较难根据实际应用情况对电路做出针对调整。 二、脉冲变压器耦合式浮动栅极驱动电路应用脉冲变压器的栅极驱动电路通过变压器把驱动信号耦合到MOSFET 的栅极，实现浮动驱动，其原理如图2所示。Tl为高端MOSFET Ql栅极驱 动变压器，Tl初级由控制逻辑控制SW1的开关，使Tl初级产生交变电压， Tl次级耦合到此信号后驱动Ql。由于这种驱动电路使用变压器耦合，栅极驱动的工作频率、电压幅度和占 空比都会受到变压器磁性材料性能的限制。这使得其工作线性区很窄，只能应 用于特定频率、特定幅度、占空比变化较小的场合，无法适应大部分浮动栅极 驱动电路的要求。而且，为了调整MOSFET驱动的上升沿速度，存在与自举 电容式浮动栅极驱动电路同样的缺点。为便于描述，前面仅以MOSFET为例进行了说明，事实上针对IGBT的浮动栅极驱动电路也存在同样的问题。
技术实现思路
针对现有技术的上述缺陷，本技术要解决现有开关管浮动栅极驱动电 路所存在的占空比受限等技术问题。本技术解决其技术问题所采用的技术方案是:构造一种高速开关管浮 动栅极驱动电路，包括开关管，其中以所述开关管的源极或发射极作为浮地， 还包括光耦电路(304)，用于将原始驱动信号(302)处理为基于所述浮地的驱 动信号(F—DRV);上升沿调整及信号放大电路(307)，其输入端与所述光耦电路 的输出端连接，输出端与所述开关管的栅极(G)连接，用于对所述浮地驱动信 号进行上升沿调整及信号放大电路处理；电源电路，分别为所述光耦电路提供 基于所述浮地的第一工作电源(F5V)、为所述上升沿调整及信号放大电路提供 基于所述浮地的第二工作电源(F12V)。本技术中，所述光耦电路的正输入端接所述原始驱动信号，负输入端 接地，正输出端输出所述浮地驱动信号，负输出端则接所述浮地；所述浮地驱 动信号须经上拉电阻R5接所述第一工作电源(F5V)在本技术的所述上升沿调整及信号放大电路中，所述浮地驱动信号经抗饱和电路接三极管Q7的基极；所述三极管Q7的集电极连接至三极管Q5 的基极，还经电阻R7接所述第二工作电源(F12V)，并经电阻R11连接至三极 管Q8的基极；所述三极管Q7的发射极、三极管Q8集电极接所述浮地；所 述三极管Q5的发射极接三极管Q8发射极，并经电阻R9与所述开关管的栅 极(G)连接。其中，所述抗饱和电路中可包括电阻R8、电容C2、电阻R10; 所述电阻R8的一端接所述浮地驱动信号，另一端经所述电容C2接所述三极 管Q7的基极；所述电阻R10与所述电容C2并联。所述电阻R7最好为可调 电阻。本技术的所述电源电路中包括高频变压器(303)、整流滤波电路、以 及稳压电路；所述整流滤波电路及稳压电路的接地端均接所述浮地；所述高频 变压器初级的一端接高频开关信号，另一端接地；所述高频变压器次级的一端 接所述整流滤波电路的输入端，另一端接所述浮地；所述整流滤波电路的输出 端为所述上升沿调整及信号放大电路提供第二工作电源(F12V)，并与所述稳压 电路的输入端连接；所述稳压电路的输出端为所述光耦电路提供第一工作电源 (F5V)。由于采取了上述技术方案，本技术具有以下优点(1) .实现了一种占空比可以长期达到100%的本文档来自技高网...

【技术保护点】
一种高速开关管浮动栅极驱动电路，包括开关管，其特征在于，其中以开关管的源极或发射极作为浮地，还包括：　　　　光耦电路（３０４），用于将原始驱动信号（３０２）处理为基于所述浮地的驱动信号（Ｆ＿ＤＲＶ）；　　　　上升沿调整及信号放大电路（３０７），其输入端与所述光耦电路的输出端连接，输出端与所述开关管的栅极（Ｇ）连接，用于对所述浮地驱动信号进行上升沿调整及信号放大电路处理；　　　　电源电路，分别向所述光耦电路输出基于所述浮地的第一工作电源（Ｆ５Ｖ）、向所述上升沿调整及信号放大电路输出基于所述浮地的第二工作电源（Ｆ１２Ｖ）。

【技术特征摘要】

【专利技术属性】
技术研发人员：卫强，
申请(专利权)人：深圳市圣美歌科技有限公司，
类型：实用新型
国别省市：94[中国|深圳]