具有栅电极掺杂的半导体结构制造技术

本申请涉及具有栅电极掺杂的半导体结构。公开了包含栅电极层结构的半导体装置。根据本公开的实例半导体装置包含半导体衬底和所述半导体衬底上方的第一和第二栅电极。所述第一和第二栅电极中的每一栅电极包含所述半导体衬底上方的栅极绝缘体、所述栅极绝缘体上的第一栅电极层和所述第一栅电极层上的第二栅电极层。所述第一和第二栅电极的所述第二栅电极层具有彼此不同的杂质浓度。层具有彼此不同的杂质浓度。层具有彼此不同的杂质浓度。

Semiconductor structure with gate electrode doping

【技术实现步骤摘要】
具有栅电极掺杂的半导体结构


[0001]本申请的实施例涉及半导体装置，尤其涉及具有栅电极掺杂的半导体结构。

技术介绍

[0002]最近，在例如动态随机存取存储器(下文称为DRAM)的半导体存储器装置中，已采用金属插入多晶硅(MIPS)结构作为存储器单元中的晶体管的结构。在评定半导体装置中的金属氧化物半导体场效应晶体管(MOSFET)的性能时，MOSFET的阈值电压(Vt)为可靠参数。阈值电压(Vt)为施加于MOSFET的栅极与源极之间的栅极电压，需要所述栅极电压以产生漏极电流流动，也就是说，以导通MOSFET。
[0003]具有MIPS结构的MOSFET的阈值电压(Vt)已通过若干方法来控制。一种方法为调整MOSFET的金属电极的栅极功函数。可通过调整氮化钛(TiN)膜中的钛(Ti)和氮(N)的比来调整由TiN膜制成的栅电极的栅极功函数。通过增加钛(Ti)的比，可获得具有较低功函数的电极，且其用作N型沟道MOSFET晶体管(NMOS晶体管)的栅电极。
[0004]调整MOSFET的阈值电压的另一方法为进行掺杂剂注入以调整MOSF本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其包括：半导体衬底；以及第一晶体管、第二晶体管以及第三晶体管，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管中的每一晶体管包括：源区，其位于所述半导体衬底中；漏区，其位于所述半导体衬底中；栅极绝缘体，其位于所述半导体衬底上方；第一栅电极层，其位于所述栅极绝缘体上；以及第二栅电极层，其位于所述第一栅电极层上，且其中所述第二晶体管以及所述第三晶体管的所述第二栅电极层具有彼此不同的杂质浓度。2.根据权利要求1所述的半导体装置，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管中的每一晶体管进一步包括位于每一晶体管的所述栅极绝缘体下方的沟道侧，其中所述第一晶体管以及所述第二晶体管的所述沟道侧具有彼此不同的杂质浓度。3.根据权利要求2所述的半导体装置，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管中的每一晶体管进一步包括在每一晶体管的所述源区与所述漏区之间的沟道区，其中所述第一晶体管以及所述第二晶体管的所述沟道区具有彼此不同的杂质浓度。4.根据权利要求2所述的半导体装置，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管中的每一晶体管进一步包括邻近于每一晶体管的所述源区以及所述漏区的轻掺杂漏极LDD，其中所述第一晶体管以及所述第二晶体管的所述LDD具有彼此不同的杂质浓度。5.根据权利要求1所述的半导体装置，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管的所述第一栅电极层包括TiN，且其中所述第一晶体管、所述第二晶体管以及所述第三晶体管的所述第一栅电极层具有在TiN中的Ti以及N的相同组成比。6.根据权利要求1所述的半导体装置，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管为N沟道MOSFET。7.一种半导体装置，其包括：半导体衬底；以及第一栅电极以及第二栅电极，其位于所述半导体衬底上方，所述第一栅电极以及所述第二栅电极中的每一栅电极包括：栅极绝缘体，其位于所述半导体衬底上方；第一栅电极层，其位于所述栅极绝缘体上；以及第二栅电极层，其位于所述第一栅电极层上，其中所述第一栅电极以及所述第二栅电极的所述第二栅电极层具有彼此不同的杂质浓度。8.根据权利要求7所述的半导体装置，其进一步包括：第一膜，其具有第一杂质浓度；以及第二膜，其具有第二杂质浓度，
其中所述第一膜包含所述第一栅电极的所述第二栅电极层且所述第二膜包含所述第二栅电极的所述第二栅电极层。9.根据权利要求7所述的半导体装置，其中所述第一栅电极以及所述第二栅电极的所述第二栅电极层在相同工艺步骤中形成，且其中所述第一...

【专利技术属性】
技术研发人员：吉田美佳，森脇义和，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：