输入缓冲电路制造技术

一种输入缓冲电路，包括：　　　　第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；　　　　第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和　　　　控制单元，用于产生选择第一输入缓冲器或第二输入缓冲器的控制信号，　　　　其中，当所述控制信号是具有第一电平的信号时第一输入缓冲器工作，当所述控制信号是具有第二电平的信号时第二输入缓冲器工作，　　　　其中，当外部输入信号的电位电平小于第一参考电压或大于第二参考电压的时候控制信号使能第一输入缓冲器工作，当外部输入信号的电位电平位于第一参考电压和第二参考电压之间的时候控制信号使能第二输入缓冲器工作。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一个用在SSTL接口中的输入装置，特别是涉及一个以差动缓冲器和CMOS缓冲器作为输入缓冲器的输入缓冲电路，该输入缓冲电路使CMOS缓冲器在例如刷新操作的预定操作中工作，由此防止备用状态中的输入缓冲器的电流消耗并减小该电流消耗。
技术介绍
SSTL接口使从外部输入的信号在一个预定的参考电位(例如1.4V)的上或下变化，所述变化在预定的电位之内(例如，0.4V)而不是在电源电位和地电位之间变化。差动缓冲电路主要用作在这种SSTL接口中使用的输入装置。图1是传统SSTL接口中的输入缓冲器的电路图。外部输入信号EXTIN代表地址信号、控制信号和数据信号等。如图1所示，该输入缓冲器是由控制信号CTRL控制的差动比较电路1构成的。外部输入信号EXTIN与从外部输入的参考电位Vref进行比较，并作为SSTL接口的一个输入信号INT2而输出。即，两个NMOS晶体管N1和N2分别由外部输入信号EXTIN和参考电位Vref控制。再有，通过控制信号CTRL，两个PMOS晶体管P1/P4和NMOS晶体管N3起着用于差动比较的晶体管N1和N2的电流源的作用。图1所示的输入电路叫做差动输入装置，图1示出了除来自外部输入信号中的数据信号以外的其它信号。不过，图1所示传统电路存在一个问题，即使在备用状态电路也消耗电功率。即，即使在输入装置不工作的预定时间段内缓冲器也工作并消耗电功率。例如，即使当刷新操作被执行时没有输入外部指令信号，这些输入装置(指令和地址缓冲器)也被接通，因此消耗电流。再有，当参考电位Vref变化的时候，这些输入装置不能正常工作。例如，在没有从外部输入指令信号以减小半导体装置的功率消耗的备用状态的情况下，参考电位Vref是浮动的。此时，参考电位Vref信号变成地电位，从而可能发生不正常操作。
技术实现思路
因此，本专利技术是为了解决上述现有技术中存在的问题而做出的，本专利技术的第一个目的是提供一个输入缓冲电路，其中CMOS输入装置在预定的操作中工作(即，当执行刷新操作的时候输入装置使能CMOS缓冲器工作)，从而防止即使没有从外部输入指令信号或地址信号时差动缓冲器工作并消耗电功率。本专利技术的第二个目的是提供一个输入缓冲电路，它检测参考电位并且当该参考电位偏离预定的正常工作范围的时候使能CMOS缓冲器工作，从而防止当参考电位没有保持在正常操作范围的时候缓冲器的不正常工作。本专利技术的第三个目的是提供一个输入缓冲电路，它检测从外部输入的信号的电位，并且当从外部输入的电位电平足够大的时候使能CMOS缓冲器工作，以便当输入信号完全摆动的时候使能输入缓冲器作为CMOS工作。总之，本专利技术的目的是提供一种输入电路装置，当半导体器件处于备用模式状态时它使用CMOS缓冲器，而当半导体器件处于有源模式状态时它使用差动放大输入缓冲器。为了实现上述目的，按照本专利技术的一个方面，提供一个输入缓冲电路，它包括差动缓冲器，用于差动地比较参考电位和外部输入信号并缓冲所比较的信号；CMOS缓冲器，用于通过CMOS来缓冲所述外部输入信号；和控制部分，用于逻辑地组合从外部输入的使能信号和控制信号，当控制信号为高处于正常工作状态的时候操作差动缓冲器，当控制信号为低处于备用状态的时候，操作CMOS缓冲器；和一个输出部分，用于对差动缓冲器的输出信号和CMOS缓冲器的输出信号进行与非，然后将其输出以作为SSTL接口的输入信号。其中，控制部分包括第一与非门，用于对使能信号和控制信号进行与非；第二反相器，用于对第一与非门的输出信号进行反相，并将其输出以作为差动缓冲器的控制信号；第一反相器，用于对所述控制信号进行反相；第二与非门，用于对使能信号和通过第一反相器反相的控制信号进行与非；第三反相器，用于对第二与非门的输出信号进行反相，并将其输出以作为CMOS缓冲器的操作控制信号。本专利技术还包括一个参考电位电平检测电路，它检测外部参考电位的电平并产生控制信号，该控制信号仅当电平保持在正常工作范围的时候使能差动缓冲器工作，当电平偏离正常工作范围的时候使能CMOS工作。其中，所述参考电位电平检测电路包括第一和第二参考电位产生部分，用于分别产生第一和第二参考电位以设定外部参考电位的正常工作范围；由从外部输入的使能信号操作的第一比较部分，用于差动地比较第一参考电位和所述外部参考电位；由从外部输入的使能信号操作的第二比较部分，用于差动地比较第二参考电位和所述外部参考电位；控制信号产生部分，用于逻辑地组合第一和第二参考电位比较部分的输出，产生一个控制信号，该控制信号仅当外部参考电位落在第一参考电位和第二参考电位之间的时候使能差动缓冲器工作，而在其它情况下使能CMOS缓冲器工作。本专利技术还包括一个输入信号电位检测电路，用于产生一个控制信号，该控制信号在外部输入信号的电位完全摆动的时候使能CMOS缓冲器工作。其中，所述输入信号电位检测电路包括第一和一个第二参考电位产生部分，用于分别产生第一参考电位和第二参考电位Vref2，以便了解外部输入信号是否完全摆动；由从外部输入的使能信号操作的第一比较部分，用于差动地比较第一参考电位和外部输入信号；由从外部输入的使能信号操作的第二比较部分，用于差动地比较第二参考电位和外部输入信号；第一锁存器部分，用于接收第一比较部分的输出信信号、第一比较部分的反相的输出信号，锁存所接收的信号，并输出一个控制信号，根据外部输入信号是完全摆动或是改变少许，当外部输入信号是完全摆动的时候，该控制信号使能CMOS缓冲器工作；第二锁存器部分，用于接收第二比较部分的输出信号、第一比较部分的反相的输出信号，锁存所接收的信号，并输出一个控制信号，根据外部输入信号是完全摆动或改变少许，当外部输入信号是完全摆动的时候，该控制信号使能CMOS缓冲器工作。为了实现上述目的，按照本专利技术的一个方面提供一个输入缓冲电路，它包括第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和控制单元，用于产生选择第一输入缓冲器或第二输入缓冲器的控制信号，其中，当所述控制信号是具有第一电平的信号时第一输入缓冲器工作，当所述控制信号是具有第二电平的信号时第二输入缓冲器工作，其中，当外部输入信号的电位电平小于第一参考电压或大于第二参考电压的时候控制信号使能第一输入缓冲器工作，当外部输入信号的电位电平位于第一参考电压和第二参考电压之间的时候控制信号使能第二输入缓冲器工作。其中第一输入缓冲器是CMOS缓冲器，第二输入缓冲器是差动输入缓冲器。为了实现上述目的，按照本专利技术的一个方面，提供了一种输入缓冲电路，它包括第一输入缓冲器，用于接收从外部的半导体器件施加的外部输入信号；第二输入缓冲器，用于接收外部参考电压和所述外部输入信号；和控制单元，用于，当半导体器件的模式是备用模式的时候选择第一输入缓冲器，当半导体器件的模式是有源模式的时候选择第二输入缓冲器。附图说明通过下面结合附图的详细描述，本专利技术的上述的和其它的目的，特点和优点将会变得更明显，其中图1是传统SSTL接口中的输入缓冲器的电路图；图2是根据本专利技术的SSTL接口输入装置中的输入缓冲器的电路图；图3是根据本专利技术的输入缓冲电路中用于检测参考电位的电平的电路的电路图；和图4是根据本专利技术的输入缓冲电路中本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：李在真，李康设，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：