一种可以独立调整一信号的上升与下降边界时间的电路制造技术

一种电路，可独立控制一信号上升及下降延迟边界时间安排，其特征在于：该电路包括有：一第一延迟元件及一第二延迟元件，每一延迟装置都有输入及输出，其中该输入的每一连接到一普通输入信号。一逻辑及函数，有两输入及一输出，其中一输入连接 到该输入信号，另一输入连接到该第一延迟元件的输出；该逻辑及函数的输出由一上升延迟信号所组成，在该输入信号的上升边界及该上升延迟信号的上升边界之间有一受控制上升边界延迟；以及一逻辑或函数，有两输入及一输出，其中一输入连接到该输入信号， 另一输入连接到该第二延迟元件的输出；该逻辑或函数的输出由一下降延迟信号所组成，在输入信号的下降边界及该下降延迟信号的下降边界之间有一受控制下降边界延迟。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是一种关于输入缓冲电路，尤指一种可以独立调整一信号的上升与下降边界时间的电路。
技术介绍
大多数输入到积体电路(integrated circuit，IC)装置的输入信号必须经过的信号调整(signal conditioning)处理。请参阅图一，表示一IC装置10。在这个极简化的系统中，一输入接收装置10外部的针脚所输入的输入信号SIGNAL 14。一输入电路，也被称为输入缓冲电路，在IC装置10由反相器I1 22与反相器I2 26组成。区间信号SIGNAL_IC 18，由输入信号SIGNAL 14经输入电路后所产生。反相器I1 22与反相器I2 26都由电晶体(transistor)装置所构成。这些电晶体装置，图上未示，要求一小段时间来转换状态。这些转换时间被称为延迟时间或是边界延迟时间。图一的时间安排图表示典型SIGNAL 14与SIGNAL_IC 18的波形。SIGNAL 14从低态到高态的转变产生一上升边界(rising edge)。SIGNAL_IC 18跟着这个上升边界，因此会有相似的上升边界。电路中在SIGNAL 14与SIGNAL_IC 18间的时间延迟被定义为上升边界时间延迟(rising edge time delay)，表示成Tr。同理，下降边界时间延迟(falling edge time delay)，表示成Tf。在许多输入电路的运用中，边界时间延迟是一个极重要的参数。特别是在如非同步(asynchronous)装置或双数据速率(double data rate，DDR)动态随机存取记忆体(Dynamic Random Access Memory，DRAM)装置的系统中，装置的重要操作就是边界转换的时间。这就是说，上升边界时间延迟与下降边界时间延迟需要被小心地控制。本专利技术更重要的考量是必需独立控制上升边界时间延迟Tr与下降边界时间延迟Tf。传统利用缓冲器电路并不十分适合用来提供独立边界延迟控制。许多适合这个简单反相器电路的边界延迟的控制方法在该领域已众所周知。然而，这些方法不能做到使上升边界时间延迟与下降边界时间延迟能够独立地被改变。举例来说，企图增加下降边界时间延迟不是会造成上升边界时间延迟下降，就是使上升边界时间延迟上升。数个先前与输入缓冲器边界延迟相关的方法与电路的专利技术有如美国专利案号6,294,939由McClure先生所述的一种用以作为资料输入缓冲的方法与电路。利用不同的路径来增加或是减低边界传导(propagation)。然而，这个电路被设计成从输入资料中滤出杂讯，而且上升与下降延迟被设计成相等。美国专利案号6,313,681由Yoshikawa先生所揭露的一多变化的延迟电路，一延迟元件包括有一竞争器(competitor)，被用在每一个正延迟路径(positive delay path)及负延迟路径(negative delay path)中。美国专利案号6,069,511由Mohan先生所揭露的方法与电路中，藉由变化率(slew rate)控制信号上升/下降时间。
技术实现思路
本专利技术的主要目的是提供一种有效率及可大量制造的电路，以独立控制一信号的上升及下降延迟边界时间安排。本专利技术的次要目的是提供一种电路，包括有用来上升或下降边界的延迟独立延迟元件。本专利技术的又一目的是利用不同的反向器组，以达到控制上升或下降边界延迟。本专利技术的另一目的在于利用增加反相器、增加电容或是反相器间的不平衡尺寸来控制一反相器组中的延迟值。本专利技术的再一目的在于提供一种结合上升延迟信号及下降延迟信号到普通延迟输出信号的装置。为达上述目的，本专利技术提供一种可独立控制一信号的上升及下降延迟边界时间的电路。该电路首先包括有一第一延迟元件及一第二延迟元件。每一延迟元件都有一输入及一输出。其次包括有一逻辑及函数(AND function)，具有两输入及一输出，该逻辑及函数的一个输入连接到输入信号，另一个输入连接到该第一延迟元件的输出。该逻辑及函数的输出由一上升延迟信号所组成，在输入信号的上升边界及上升延迟信号的上升边界之间有一受控制的上升边界延迟。最后包括一逻辑或函数(OR function)，有两个输入及一个输出。其中一个输入连接到输入信号，另一输入连接到该第二延迟元件的输出。该逻辑或函数的输出由一下降延迟信号所组成，在输入信号的下降边界及下降延迟信号的下降边界之间有一受控制下降边界延迟。实现一种结合上升延迟信号及下降延迟信号到一普通延迟输出信号的装置。为达上述目的，本专利技术提供一种可独立控制一信号的上升及下降延迟边界时间的方法。该方法包括有首先根据一输入信号产生一第一延迟信号，根据该输入信号产生一第二延迟信号，第一延迟信号及第二延迟信号的产生是利用不同的反相器组。根据该输入信号及第一延迟信号产生一逻辑及信号。该逻辑及信号由一上升延迟信号所组成，该上升延迟信号在输入信号的上升边界及上升延迟信号的上升边界之间有一受控制上升边界延迟。最后，根据该输入信号及第二延迟信号产生一逻辑或信号。该逻辑或信号由一下降延迟信号所组成，该下降延迟信号在输入信号的下降边界及下降延迟信号的下降边界之间有一受控制下降边界延迟。附图说明图1是为输入缓冲电路的先前技术说明图；图2是为本专利技术的可独立控制一信号的上升及下降延迟边界时间的一较佳实施例；图3是为本专利技术的延迟元件的一具体实施例；图4是为利用反相器的不平衡电晶体比例做成的延迟元件；图5是为利用额外的反相器做成的一延迟元件；图6是为利用节点电容器做成的一延迟元件；图7及图8是为本专利技术的装置的结合上升延迟信号及下降延迟信号到一普通延迟输出信号装置的一具体实施例；具体实施方式本专利技术的较佳实施例揭露一种可独立控制一信号的上升及下降延迟边界时间的电路。更进而揭露改变每一独立延迟元件的延迟时间的技术。最后揭露一种结合上升延迟信号及下降延迟信号到一普通、延迟输出信号装置的具体实施例。很明显的，熟悉本专利技术技艺的人士可以运用及延伸本专利技术，这些并不脱离本专利技术的权利要求范围。请参阅图2，此为本专利技术的一较佳实施例，表示本专利技术的数个重要特征将在以下详细叙述。本专利技术包括有一电路30，可独立控制一输入信号50的上升及下降延迟边界的时间安排。该电路30更包括有一第一延迟元件34及一第二延迟元件38。每一第一延迟元件34及一第二延迟元件38都有一输入及一输出。每一延迟元件的输入连接到一普通输入信号输入信号50。本专利技术的一重要特征在于两个延迟元件34、38提供两个独立延迟路径给传导(propagation)信号输入信号50。第一延迟元件34固定延迟T1后，产生输出DR 54。时间的安排图表示本专利技术电路的典型运转状态。输入信号，输入信号50表示由低态到高态的转换，接着再由高态到低态。该第一延迟输出DR 54反映输入信号50的运转状态，但包括一用以包括上升及下降边界的固定T1延迟。第二延迟元件38延迟固定T2后，产生输出DF 58。时间的安排图表示DF 58信号的典型运转状态。该第二延迟输出DF 58反应输入信号50的运转状态，但包括一用以包括上升及下降边界的固定T2延迟。更进一步，既然T1及T2是相互独立的，就可以选择不同的延迟值，如图所示。其次，本专利技术另一重要特征在于一逻辑及函数42，逻辑及函本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：夏濬，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：