本发明专利技术涉及集成电路领域，尤其涉及压缩测试集成电路的测试数据的技术。一种确定性自测试测试数据压缩装置，包括：相移器、响应压缩器，还包括：具有第一、第二异或网络的线性反馈移位寄存器，所述移位寄存器与所述相移器相连；扫描森林与加权随机信号产生逻辑单元，所述扫描森林与所述相移器相连，所述扫描森林的选通信号端与所述加权随机信号产生逻辑单元相连，其输出端与所述响应压缩器相连。本发明专利技术还提供了一种确定性自测试测试数据压缩方法。由于采用了加权随机信号产生逻辑单元来控制扫描森林的输入信号的特定信号值出现的概率，使得在伪随机自测试过程中故障覆盖率更高，从而减少了由确定性测试向量生成的测试数据的存储空间。
【技术实现步骤摘要】
本专利技术涉及集成电路领域，尤其涉及压缩测试集成电路的测试数据的技术。
技术介绍
由于具有大规模逻辑器件的芯片，使得设计出来的集成电路可以被集成、固化到这些芯片中，从而高密度、更小体积的实现设计出来的集成电路。固化了集成电路的芯片在批量生产之前必须测试电路特性，比如测试芯片的电路逻辑、时序是否正确，用以检测芯片是否可以达到设计要求的集成电路功能。 自测试技术能够方便的对集成电路芯片进行测试，自测试技术是指集成电路设计人员在集成电路芯片中加入一些额外的测试电路，利用测试电路对设计的集成电路进行自测试。 传统的EDA(Electronic Design Automation，电子设计自动化)工具的BIST(Built-in Self-test，内建自测试)测试的测试码生成代价较高，无法满足电路测试的需求。目前，业界采用基于扫描的自测试技术对芯片中的集成电路进行测试。基于扫描的自测试技术是一种针对时序电路进行测试的技术，它综合了传统的内建自测试技术和扫描设计技术。传统的内建自测试技术是将测试码产生器和测试响应压缩逻辑嵌入到电路系统内部，然后由测试码产生器产生测试代码再通过测试响应压缩逻辑对芯片中的电路系统进行测试的技术。扫描设计将电路中的时序单元转化成为可控制和可观测的单元，并将这些时序单元连接成一个或多个移位寄存器，构造成一条或多条扫描链。在采用完全扫描方法后，时序电路的测试码生成就转化为组合电路的测试生成问题。 确定性扫描BIST通常利用确定性测试向量来对被测电路进行测试。所有的确定性向量都可以被编码为线性反馈移位寄存器种子，线性反馈移位寄存器的位数被设置为确定性测试向量集合中的最大确定位Smax+20。如果采用多个本原多项式，线性反馈移位寄存器的位数可以被降至Smax+4。线性反馈移位寄存器种子作为确定性自测试的测试数据被存储到芯片或者测试仪器中。 现有技术的是通过如图1所示的结构装置生成确定性自测试的测试数据的。装置中包括 线性反馈移位寄存器、相移器、多个扫描链、响应压缩器、多输入特征分析器。 其中，扫描链是将被测电路的时序单元进行转换生成的，用以在获得确定性自测试的测试数据过程中替代被测电路的时序电路部分。 获得确定性自测试的测试数据，即确定性自测试的线性反馈移位寄存器种子的方法包括如下步骤 伪随机自测试步骤伪随机产生的线性反馈移位寄存器种子被载入到线性反馈移位寄存器中，线性反馈移位寄存器输出伪随机信号，该伪随机信号通过相移器做相移变换后输入到扫描链。经过扫描链以及相关的被测电路的组合逻辑部分的电路响应后，得到的响应信号输入到响应压缩器，响应压缩器将预先存储的期望响应与实际得到的响应输入到多输入特征分析器，分析、比对实际响应与期望响应。如果实际响应与期望响应不同，则判断出故障，并记录该随机难测故障。上述步骤重复设定次数。例如，一个扫描周期完成一次伪随机自测试，则重复500,000个扫描周期，完成500,000次伪随机自测试。 在经过伪随机向量测试后，需要尽可能的覆盖到电路的故障。对于被测电路而言，如果伪随机向量测试阶段覆盖的故障率越高，剩下的电路故障就越少。而剩下的电路故障的测试是在确定性自测试阶段进行的，所以确定性自测试阶段测试的电路故障越少，需要保存的确定性自测试的测试数据就越少。 确定性自测试步骤将被测电路原始输入输入到线性反馈移位寄存器中，通过相移器、扫描链、响应压缩器以及多输入特征分析器，得到自测试向量，并根据伪随机自测试后的电路剩余故障，通过测试码产生工具生成确定性测试向量，得到确定性测试向量集合。 生成种子的步骤将确定性自测试向量集合通过方程运算后得到线性反馈移位寄存器种子。将种子作为测试数据存储到芯片中或者测试仪器中。 现有技术中由于伪随机向量测试过程覆盖的难测故障概率不高，所以需要存储的确定性测试向量数量较多，从而将确定性测试向量编码得到的测试数据(线性反馈移位寄存器种子)也就多，导致测试数据存储空间较大。
技术实现思路
本专利技术实施例提供了一种确定性自测试测试数据压缩方法，用以减少存储确定性自测试测试数据的空间。 一种确定性自测试测试数据压缩装置，包括相移器、响应压缩器、多输入特征分析器，还包括 线性反馈移位寄存器，其输出端与所述相移器输入端相连； 扫描森林，包括至少一个扫描触发器单元，所述扫描触发器组是由被测电路的组合逻辑部分有共同后即单元的扫描触发单元组成；所述扫描触发器单元包括一个多路选择器和一个扫描触发器，该多路选择器的输出端与该扫描触发器的输入端相连； 加权随机信号产生逻辑单元，包括多个不同权值选通信号生成子单元； 所述扫描森林的输入端与所述相移器输出端相连，所述扫描触发器组的选通信号端与对应权值选通信号生成子单元的输出端相连，所述扫描森林的输出端与所述响应压缩器的输入端相连；所述响应压缩器的输出端与所述多输入特征分析器的输入端相连。 所述线性反馈移位寄存器包括多个串接的触发器，还包括 第一异或网络，其包括一组串接的异或门，所述第一异或网络的异或门的个数与所述触发器的个数相同，并每个异或门的一个输入端与一个触发器的输出端相连； 第二异或网络，其包括一组串接的异或门，所述第二异或网络的异或门的个数为设定值m；每个异或门分别对应与前m个触发器，其输入端与对应的触发器的输出端相连；其中m小于所述触发器的个数； 第一多路选择器，其输入端分别与所述第一异或网络和第二异或网络的输出端相连，其选择端与控制切换信号相连； 第二多路选择器，其一个输入端与所述第一多路选择器的输出相连，其另一个输入端与扫描输入信号相连，其选择端与加载信号相连。 所述多个不同权值选通信号生成子单元包括权值为0.5的选通信号生成子单元，或者权值为0.75的选通信号生成子单元，或者权值为0.875的选通信号生成子单元，或者权值为0.625的选通信号生成子单元。 由所述扫描触发器组构成的扫描森林结构为 假设所述相移器具有n个输出端，所述扫描森林包括g个扫描触发器组；若g≤n，则n个输出端中的g个输出端分别连接一个扫描触发器组的全部扫描触发器，构成扫描森林； 若g＞n，n个输出端分别连接n个扫描触发器组的全部扫描触发器，构成扫描森林的第一层；所述n个扫描触发器组是从g个扫描触发器组中任选的；n个扫描触发器组中剩下的扫描触发器组依次串接到所述扫描森林第一层的各扫描触发器组，构成扫描森林的第二层；再剩下的扫描触发器组又依次串接到上一层的扫描触发器组，构成扫描森林的下一层，直到n个扫描触发器组都与相移器的输出端或者其它扫描触发器组串接；所述扫描触发器组与其它扫描触发器组串接指的是扫描触发器组中所有的扫描触发器输入端分别与其它扫描触发器组中的各扫描触发器的输出端相连。 一种通过上述装置进行测试数据压缩的方法，包括如下具体步骤 确定所述扫描森林中的每个扫描段的权值；所述扫描段由一个连接相移器输出端的扫描触发器单元及逐级串接其后的各扫描触发器单元组成； 根据各扫描段的权值将各扫描段的选通信号连接到相应权值选通信号生成子单元的输出端，得到自测试电路结构； 通过所述自测试电路结构进行伪随机自测试，获得随机难测故障集合； 根据随机难测故障集合，通本文档来自技高网...
【技术保护点】
一种确定性自测试测试数据压缩装置，包括：相移器、响应压缩器、多输入特征分析器，其特征在于，还包括：线性反馈移位寄存器，其输出端与所述相移器输入端相连；扫描森林，包括至少一个扫描触发器单元，所述扫描触发器组是由被测电路的组合逻辑部分有共同后即单元的扫描触发单元组成；所述扫描触发器单元包括一个多路选择器和一个扫描触发器，该多路选择器的输出端与该扫描触发器的输入端相连；加权随机信号产生逻辑单元，包括多个不同权值选通信号生成子单元；所述扫描森林的输入端与所述相移器输出端相连，所述扫描触发器组的选通信号端与对应权值选通信号生成子单元的输出端相连，所述扫描森林的输出端与所述响应压缩器的输入端相连；所述响应压缩器的输出端与所述多输入特征分析器的输入端相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：向东，赵阳，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。