本发明专利技术揭露一种电子元件的排列方式及电压控制振荡器，特别涉及一种电子元件的排列方式，其是适用于Ｎ个电子元件的排列，Ｎ为奇数，该Ｎ个电子元件是包含有一第一组电子元件以及一第二组电子元件，该第一组电子元件是依据一第一预定方式进行排列，而其第二组电子元件是依据一第二预定方式进行排列，其中该第二组电子元件是相邻于该第一组电子元件。本发明专利技术所述的电子元件的排列方式及电压控制振荡器，可以使电压控制振荡器准确控制输出相位差，达成整个电压控制振荡器级与级之间的均匀相位偏移。
【技术实现步骤摘要】
本专利技术是相关于一种电子元件的排列方式，尤指一种电子 元件的集成电路布局的排列方式。
技术介绍
一般电压控制振荡器(Voltage Controlled Oscillator,vco)主要以具有奇数个反相器的架构为其工作主轴，利用每一 个反相器所须延迟时间而构成其振荡波形，若有N级反相器时， 则周期为2Nxtp(传递延迟，propagation - delay),振荡频率 为1/( 2Nxtp),利用输入端所输入的电压控制其反相器进行内 部频率振荡后，于其输出端产生一输出频率。请参阅图1，图l为已知电压控制振荡器内多级反相器的集 成电路布局(Layout)示意图。如图l所示，图l是举已知电压控 制振荡器包含有七级反相器121 ~ 127为例，七级反相器121~ 127是依顺序排列，由第一个反相器121、第二个反相器122…… 排列至第七个反相器127。而七级反相器121 ~ 127中每一个反相器121 ~ 127皆包含一输入端(1211、 1221......1271)及一输出端(1212、 1222......1272)，其线路的连接方式依序由第 一个反相器121的输出端1212耦接至第二个反相器122的输入端 1221、第二个反相器122的输出端1222耦-接至第三个反相器123的输入端1231......第六个反相器126的输出端1262耦4妻至第七个反相器127的输入端1271，最后再将第七个反相器127 的输出端1272耦接至第一个反相器121的输入端1211,以完成 整个电压控制振荡器进行频率振荡的功能。步影响到电子装置的特性，例如电阻及电容特性，如图1所示，第七个反相器127的输出端1272 耦接至第一个反相器121的输入端1211此段线路的长度，即明 显大于其他线路的长度，此种情形会使得第七个反相器127的 输出端1272耦接至第一个反相器121的输入端1211此段线路所 产生的寄生电阻无法等同于其他任两个电子元件之间所产生的 寄生电阻的电阻值，造成相位偏移而使每一 级反相器的信号延 迟(delay)不同的问题。因此当电压控制振荡器内含有多级反相 器时，由于多级反相器的输出特性会因为其集成电路布局的排 列方式不同而存在着差异，进而会影响到整个电压控制振荡器 的特性而产生相位差不同以及频率偏移，因此如何改善电压控 制振荡器因为使用多级反相器进行频率振荡而于集成电路布局 上因为线路的配置所产生信号间的相位差不同的问题，即成为 改善电压控制振荡器的输出频率稳定的重要课题。
技术实现思路
因此，本专利技术的目的之一在于提供一种电子元件的排列方 式，可改善以往集成电路布局的接线不匹配而产生电子元件的 特性偏移的问题。本专利技术揭露一种电子元件，包含有N个电子元件，N为奇数， 其中该N个电子元件是包含一第 一组电子元件以及一第二组电 子元件，该第一组电子元件是依据一第一预定方式进行排列， 而其第二组电子元件是依据一第二预定方式进行排列，其中该 第二组电子元件是相邻于该第一组电子元件。其中该第一预定 方式是将该第一组电子元件自第l个电子元件依奇数顺序由小 至大排列至第N个电子元件，而该第二预定方式是将该第二组 元件自该第2个电子元件依偶数顺序由小至大排列至第N - l个电子元4牛。本专利技术提供一种电子元件的排列方式，其是适用于N个电 子元件的排列，N为奇数，其中该N个电子元件是包含一第一 组电子元件以及一第二组电子元件，该第 一组电子元件是依据 一第一预定方式进行排列，而其第二组电子元件是依据一第二 预定方式进行排列，其中该第二组电子元件是相邻于该第一组 电子元4牛。本专利技术所述的电子元件的排列方式，其中该第一组电子元 件是包含该N个电子元件中的奇数电子元件，而该第二组电子 元件是包含该N个电子元件中的偶数电子元件。本专利技术所述的电子元件的排列方式，其中该第一预定方式 是将该第一组电子元件自第l个电子元件依奇数顺序由小至大 排列至第N个电子元件，而该第二预定方式是将该第二组元件 自该第2个电子元件依偶数顺序由小至大排列至第N- l个电子 元件。本专利技术所述的电子元件的排列方式，其中该N个电子元件 中每一个电子元件皆包含一输入端及一输出端，该N个电子元 件中的一第n个电子元件的输入端是耦接于一第n- l个电子元 件所产生的输出端，其中l^n^N, n为一正整数，而该第l个 电子元件的输入端是耦接于第N个电子元件的输出端。本专利技术所述的电子元件的排列方式，其中该N个电子元件 中每一个电子元件包含有 一第一晶体管，其源极耦接于一电 压源，其栅极用以接收一第一参考电压； 一第二晶体管，其漏 极耦接于该第一晶体管的漏极，其栅极用以接收一第二参考电 压，其源极耦接于一接地端；以及一开关元件，耦接于该第一 晶体管的漏极以及该第二晶体管的漏极间，用以接收一控制信 号并根据该第一参考电压、第二参考电压以及该控制信号，产生一输出信号。本专利技术所述的电子元件的排列方式，该N个电于元件中的 一第n个电子元件所接收的该控制信号是为一第n- l个电子元 件所产生的该输出信号，lSn^N， n为一正整数，而该第l个 电子元件所接收的该控制信号是为第N个电子元件所产生的该 输出信号。本专利技术所述的电子元件的排列方式，其中该第 一 晶体管为 一PMOS晶体管，而该第二晶体管为一NMOS晶体管。本专利技术所述的电子元件的排列方式，其中该开关单元包含 一PMOS开关，耦接至该第一晶体管的漏极；一NMOS开关， 耦接至该P M O S开关及该第二晶体管的漏极之间； 一 输入端， 耦接于该PMOS开关的栅极以及该NMOS开关的栅极之间，用 以接收该控制信号；以及一输出端，耦接于该PMOS开关的漏 极以及该NMOS开关的漏极之间，用以根据该第一参考电压、 第二参考电压以及该控制信号产生该输出信号。本专利技术所述的电子元件的排列方式，其中该N个电子元件 中每一个电子元件是为一延迟(delay)元件。本专利技术所述的电子元件的排列方式，其中该N个电子元件 中每一个电子元件是为一反相器。本专利技术所述的电子元件的排列方式，其中该电子元件的排 列方式是适用于一集成电路布局。本专利技术另揭露一种电压控制振荡器，其包含N个电子元件。 N个电子元件，N为一奇数，该N个电子元件耦接于一电压源， 用以根据一第一参考电压、 一第二参考电压以及一控制信号产 生一输出信号；其中该N个电子元件是包含一第一组电子元件 以及一第二组电子元件，该第一组电子元件是依据一第一预定 方式进行排列，而其第二组电子元件是依据一第二预定方式进行排列，其中该第二组电子元件是相邻于该第一组电子元件。本专利技术所述的电压控制振荡器，其中该第一组电子元件是包含该N个电子元件中的奇数电子元件，而该第二组电子元件 是包含该N个电子元件中的偶数电子元件。本专利技术所述的电压控制振荡器，其中该第一预定方式是将 该第一组电子元件自第l个电子元件依奇数顺序由小至大排列 至第N个电子元件，而该第二预定方式是将该第二组元件自该 第2个电子元件依偶数顺序由小至大排列至第N- l个电子元 件。本专利技术所述的电压控制振荡器，其中该N个电子元件中每 一个电子元件皆包含一输入端及一输出端，该N个电子元件中 的一第n个电子元件的输入端是耦接于一第n- l个电子元本文档来自技高网...
【技术保护点】
一种电子元件的排列方式，其特征在于，其是适用于Ｎ个电子元件的排列，Ｎ为奇数，其中该Ｎ个电子元件是包含一第一组电子元件以及一第二组电子元件，该第一组电子元件是依据一第一预定方式进行排列，而其第二组电子元件是依据一第二预定方式进行排列，其中该第二组电子元件是相邻于该第一组电子元件。
【技术特征摘要】
【专利技术属性】
技术研发人员：纪丽红，陈信光，
申请(专利权)人：普诚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。