带有多种滤波模式的可重配置数字滤波器制造技术

一种硬件－可重配置数字滤波器适用于提供多种滤波模式。在一种实施方案中，该数字滤波器包括一个厅于寄存器的逻辑电路、计算电路和模式选择电路的阵列。通过在逻辑电路和计算电路范围内重新配置数据流，模式选择电路能够在多种不同的滤波模式之间切换数字滤波器。每个乘法和加法逻辑电路都有输出和输入，这些输出和输入用响应配置寄存器为功能线性或功能非线性的模式选择电路的选择信号有选择地耦合到沿着Ｙ方向的另一个加法和乘法逻辑电路。在一个更明确的实施方案中滤波模式包括多相位直接滤波、多相位转置滤波和至少一种通用滤波。上述类型的数字滤波器的明确的示例实施方案用于滤波视频像素内容，例如重新调整一个水平行的像素。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术用于基于硬件体系结构的可对不同滤波模式进行重新配置的数字滤波器。背景包括微处理器和数字信号处理器在内的计算机装置已经被设计用于大范围的应用，并且事实上已经用在了每种产业中。出于多种原因，这些应用中的很多都被用来处理视频数据并且要求最小级别的能量消耗和紧密度。有些应用还进一步需要能在实时或准实时基础上有效执行的高速计算引擎。这些视频处理应用中有很多都需要能够以不断增长的速度执行多个功能的数据信号处理电路。不幸的是，实现高数据处理速度和提供多种功能是对立的趋势。例如，通用视频信号处理通常包括有限脉冲响应(FIR)或无限脉冲响应(IIR)滤波，与像实时压缩和解压缩视频数据这样的专用视频数据滤波处理相位比它相对要慢一些。因为与专用视频数据滤波处理连同使用的计算体系结构通常都进行了优化以跟上视频数据的实时速度，专用视频数据滤波处理通常在执行与通用视频信号处理有关的多种任务时并不是很有效。在有些应用中采用的是一种称为“多相位”滤波器的专用视频数据滤波器。在视频处理应用中，有时用多相位滤波器来通过操纵所存储的数据重新调整像素大小以表示用来刷新显示的水平和垂直行。在这样的应用中，输出像素的数量与输入像素的数量的比值被定义为缩放因子；然而，对通用滤波来说，输出像素的数量等于输入像素的数量。当缩放因子大于1时调整大小的操作也被称为扩展或上取样；否则，调整大小操作通常被称为压缩或下取样。通常，为了重新调整一幅图片的大小(按比例增加或减小)来提供固定的缩放，多相位滤波器是用它的系数来实现的，这些系数被定义为正在处理的像素的位置或相位的函数。为了在高精度的视频应用中重新调整像素大小，用更独特的体系结构实现多相位滤波以提供实现精度所需的算术。一般来说，这种类型的多相位滤波是以一种称作是“多相位-转置”滤波的形式实现的。对更典型的视频应用来说，通常用比FIR滤波这样的通用滤波更常见的计算体系结构把多相位滤波实现为多相位直接滤波器。因为分别与通用滤波器像多相位转置滤波器这样特定的专用滤波器相关的必要算术的原因，结构上的不相容已经导致从这样的专用滤波器独立设计这些通用滤波器。关于这样的多相位滤波器的进一步的细节和范例实现，参见美国专利5,892,695号，题为“Sample RateConversion”，Van Dalfsen等，它被委托给直接代理人并在此通过引用而被全面合并。在上述每个视频处理应用中，主要的开销都与设计、制造并维持用来提供这种功能的集成电路有关。在每个这样的应用中，如果专用滤波模式在体系结构上是不兼容的，那么与附加结构相关的花费是主要的。因此，大家广泛认识到需要开发一种相对紧凑的能够提供这些多样的滤波模式并且吞吐量不能有大量损失的视频处理滤波器结构。概述本专利技术用于解决上面提到的挑战并提供能够针对不同类型的滤波模式进行重新配置的硬件体系结构的可编程数字滤波器。已经在大量实现和申请中示范了本专利技术，下面总结了其中的一些实现和申请。依照一种示例性实施方案，本专利技术提供有多种滤波模式的硬件可重配置数字滤波器。该数字滤波器包括逻辑电路、模式选择电路和计算电路。逻辑电路有一个X*Y的寄存器阵列(X，Y均至少是2)，适用于处理输入数据。模式选择电路在多个不同的滤波模式间切换可编程数字滤波器，计算电路通过执行计算对逻辑电路做出响应并包括至少Y个乘法逻辑电路和至少Y个加法逻辑电路。在更明确的实施方案中，每个乘法和加法逻辑电路都有输出和输入，其输出入输出可以有选择地与沿着Y方向的乘法和加法逻辑电路中的另一个耦合，滤波模式包括多相位滤波和通用滤波应用(例如FIR滤波)。在其它更明确的实施方案中滤波模式包括多相位直接滤波、多相位转置滤波和至少一种通用滤波，针对所选的通用滤波可以把上面提到的寄存器阵列配置成一个线性阵列，针对其它选中的滤波模式也可以把它排列成一个二维阵列。依照另一种更明确的示例性实施方案，本专利技术用于类似的硬件可重配置数字滤波器，其中逻辑电路适用于处理并镜像(mirror)与对应于一个视频图像段中选中的目标结点的数据点有关的滤波器输入相对应的数据。逻辑电路包括一个X*Y的寄存器阵列，其中Y大于等于X并且X至少是2。模式选择电路适用于在多相位转置滤波模式和至少一种其它滤波模式之间切换可编程数字滤波器。计算电路适用于响应逻辑电路执行计算并且包括至少Y个乘法逻辑电路和至少Y个加法逻辑电路，每个乘法和加法逻辑电路都有用响应模式选择电路的选择信号有选择地耦合到另一个乘法或加法逻辑电路的输出和输入。用于本专利技术的特定的示例性实施方案的其它方面和优点。本专利技术的上述摘要并非为了描述每个本专利技术的每个示例实施方案和每种实现。更准确地遵循本专利技术的附图和详述将示范这些实施方案。附图概述考虑本专利技术的不同实施方案的详细描述可以完整地理解本专利技术，这些详细描述与附图结合在一起。这些图包括依照本专利技术，附图说明图1和2分别描述一个示例性的可重配置数字滤波器的通用框图和应用于使用可重配置数字滤波器的特定实例环境的整个功能单元的详细的示例性的顶级微体系结构。图3到8也依照本专利技术分别描述图2中所示模块的扩充实现。更准确地说图3描述时钟发生器模块；图4描述与装载滤波器系数以及读/写滤波数据连同使用的的顶级有限状态机(FSM)模块的状态图。图5描述以状态表的形式描述用来读取系数的程序设定值的有限状态机的示例实现，这些系数与图2中的模块连同使用。图6A描述了图2的系数-RAM模块的偏序逻辑，图6B描述了读入图2的内部系数存储器的系数的通用配置。图7描述了提供操作控制和通用处理功能的中央可配置滤波器。图8是一个数据电路/流程图，它依照本专利技术描述了包括图2中所示的数据通路模块和控制模块的中央滤波器宏-模块。图9是描述和图8中的模块连同使用的滤波器算术逻辑的数据通路配置。图10是一个数据电路/流程图，描述用于与图8和9中所示的数据通路配置连同使用的特定多相位-直接滤波的输入管道结构。图11是一个数据电路/流程图，依照本专利技术描述用于特应用(FIR12)的图10中的电路的另一种配置。图12是一个数据电路/流程图，依照本专利技术描述用于特应用(FIR11)的图10中的电路的另一种配置。图13是一个数据电路/流程图，依照本专利技术描述用于特定多相位-转置滤波应用的图10中的电路的另一种配置；图14和15是依照本专利技术描述在图7中的可重配置电路装置中的结构相似的“片断(slice)”电路各自的顶层和底层触发器的多路复用器装置的电路图。尽管本专利技术有义务提出不同的变体和选择，但这里已经通过附图中的实例描述了一些具体细节并将详细描述它们。但应该理解这样做的目的并不是为了限制本专利技术为所描述的特定实现方案。相反地，其目的是为了覆盖所有符合所附权利要求中所定义的精神和范围的所有变体、等价设计以及选择方案。公开实施方案的详细描述相信本专利技术能够用于多种不同类型的滤波，而且还发现它尤其适用于从易于配置以多种滤波模式中的任意一种进行操作的数字滤波器体系结构受益的视频滤波应用。通过对使用这些应用的实例的论述可以理解本专利技术的不同方面。图1中描述了本专利技术的第一个示例实施方案。图1提供了有可选滤波模式的硬件-可重配置数字滤波器100。数字滤波器100包括模式选择电路110、逻辑电路112和计算电路114本文档来自技高网...

【技术保护点】
一种有多个滤波模式的硬件可重配置数字滤波器包括：适用于处理与输入数据对应的数据的逻辑电路（１００），该逻辑电路包括一个Ｘ＊Ｙ的寄存器阵列（１１２），该阵列使用线性排列的寄存器支持至少一种第一滤波模式，使用非线性排列的寄存器支持至少一种第 二滤波模式，其中Ｘ和Ｙ至少为２；计算电路（１１４），适用于响应逻辑电路执行计处，包括至少Ｙ个乘法逻辑电路和至少Ｙ个加法逻辑电路；模式选择电路（１１０），适用于在多种滤波模式这间切换数字滤波器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S杜塔，D莫尔特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]