本发明专利技术涉及ＦＩＲ数字滤波器组的低复杂度实现方法及装置，该方法按以下步骤进行操作：根据滤波器组内多个相似滤波器共有的内核，构造滤波器组的一个内核滤波器；根据组内各滤波器与所述内核滤波器对应的线性卷积关系，对抽头延迟线得到的原输入向量进行转换，构造针对内核滤波器的多个新输入向量；滤波器组共享内核滤波器的加权求和单元，通过时分复用实现组内滤波器各自的滤波运算。ＦＩＲ数字滤波器组实现装置包括抽头延迟线单元、向量转换单元、选通单元、内核滤波器加权求和单元、内核滤波器并行输出单元。本发明专利技术最大限度复用占用资源较多的内核滤波运算结构，有效降低了ＦＩＲ数字滤波器组硬件实现的复杂度，提高了系统的灵活性和适用性。
【技术实现步骤摘要】
本专利技术属于数字信号处理
，涉及数字滤波器的实现，尤其涉及FIR数字滤波器组的低复杂度实现方法和装置。
技术介绍
FIR(Finite Impulse Response，有限冲击响应)数字滤波器是数字通信和信号处理系统中常用的基本模块，占有非常重要的地位。FIR数字滤波器广泛应用于音视频信号处理和传输、基带成形滤波、去镜像滤波和匹配滤波等多种场合。在实际的应用当中，FIR数字滤波器往往需要在各种可编程逻辑器件、数字信号处理器件或专用集成电路中实现。 近年来，随着通信与信号处理需求的扩大和提高，FIR数字滤波器越来越受到广泛关注。研究人员时常会遇到因滤波要求提高而不得不设计高阶滤波器的情况。例如在中国数字电视地面广播传输国家标准(GB20600-2006)中，对调制端成形滤波的平方根升余弦滚降FIR滤波器的滚降系数要求为0.05，其过渡带很窄，频谱利用率很高，这对滤波器阶数有很高要求，对于硬件实现而言，直接导致了很高的复杂度。因此FIR数字滤波器硬件实现的优化是一个十分现实的问题。 FIR数字滤波器可由系统函数唯一确定，设滤波器阶数为有限值N，其系统函数Z变换可表示为 其中h为滤波器有限冲激响应，即FIR数字滤波器的系数。则滤波器输入输出关系为 其中*表示线性卷积，x为输入信号，y为输出信号。 FIR数字滤波器的直接型实现结构如图1所示，其组成部分主要包括抽头延迟线、乘法单元和求和单元三部分，其它实现结构(如转置型)的主要组成与直接型类似。直接型结构的运算流程如图2所示，长度为N的抽头延迟线得到输入信号的不同延时，延时输入信号x与FIR滤波器系数h相乘，再对全部相乘结果求和得到滤波输出。 对于线性相位FIR数字滤波器，根据其滤波器系数的固有对称属性，可以把系数对称(如相同或相反)的抽头合并之后再作乘法，其实现结构如图3所示。这样使得所需乘法运算的数量几乎降为原有的一半，大大节省了滤波器硬件实现中的资源占用量。 直接合并对称抽头对于单独一个线性相位FIR数字滤波器的硬件实现是行之有效的处理方法。但这并没有利用对称性降低抽头延迟线的复杂度，包括减少延迟线长度和抽头数。特别是对于高达数百阶的高阶FIR数字滤波器的实现，降低抽头延迟线的复杂度是十分必要的举措。利用自身相似性(如对称性)或者根据实际应用场合的需求，一个高阶滤波器可分解成两个或多个较低阶的子滤波器，形成滤波器组。在实际的数字通信或信号处理系统中，时常会遇到这种高阶FIR数字滤波器分解后组成滤波器组同时对同一输入信号进行滤波的情况，比如采用多相(Polyphase)结构的内插或抽取滤波器组，如图4所示的内插多相滤波器组。不难发现，组内的各子滤波器可能非线性相位滤波器，其自身系数可能不存在对称性，合并对称抽头的方法就可能失效。 对于实现FIR数字滤波器组，传统的优化方案只能共享输入信号的抽头延迟线，所得的延时输入信号x分别与多个子滤波器各自的系数hi进行加权求和运算得到多个滤波输出yi。上述传统实现结构如图5所示，它存在如下问题 1.硬件实现的复杂度仍然偏高，各子滤波器完全独立工作，未作协同优化。特别是需要实现高阶FIR数字滤波器的情况下，其硬件资源的需求量更为庞大； 2.如果整个滤波器组需要调整或改变，则其中每个子滤波器都需要单独重新实现和优化，系统灵活性和适应性不高。
技术实现思路
针对FIR数字滤波器组特别是高阶滤波器组在各种可编程逻辑器件、数字信号处理器件或专用集成电路中的传统实现方法存在的复杂度高、硬件资源占用量大以及灵活性、适应性不高等诸多不足之处，本专利技术的目的是提供FIR数字滤波器组的低复杂度实现方法和实现装置。 为达上述目的，一方面，本专利技术的技术方案提供FIR数字滤波器组的低复杂度实现装置，该FIR数字滤波器组包括M个N阶FIR数字滤波器，其中M大于等于2，该装置包括 时钟源单元，提供f和M·f两种频率的时钟； 抽头延迟线单元，在时钟源单元提供的频率为f的时钟驱动下，将输入信号x进行延时得到输入延时信号x，表示为的输入向量； 向量转换单元，用于对抽头延迟线单元得到的输入向量 进行转换，通过改变 中元素的排序和正负号以及相应的左移位，得到M个新输入向量 使 和 的对应关系与相似滤波器系数向量 和内核滤波器系数向量 的对应关系完全匹配，即1≤i≤M； 选通单元，在时钟源单元提供的M·f频率下，对M个新输入向量 分时选通； 内核滤波器加权求和单元，在时钟源单元提供的M·f频率下，从选通单元输出的 分时进行与内核滤波器系数 的加权求和运算，得到M组滤波运算结果； 内核滤波器并行输出单元，在时钟源单元提供的M·f频率下，对内核滤波器加权求和单元得到的M组滤波运算结果以频率M·f延时0到M-1个不等的时钟周期，同步并行输出M组滤波运算结果。 另外，该装置还包括 误差滤波器加权求和单元，在时钟源单元提供的f频率下，对输入向量 进行与误差滤波器系数 的加权求和运算； 求和输出单元，将内核滤波器并行输出单元同步并行输出的M组滤波运算结果与其各自对应的误差滤波器运算结果相加，得到各FIR数字滤波器的滤波运算结果并输出。 另一方面，本专利技术的技术方案还提供FIR数字滤波器组的低复杂度实现方法，该FIR数字滤波器组包括M个N阶FIR数字滤波器，其中M大于等于2，包括以下步骤 所述FIR数字滤波器组的输入信号x经抽头延迟线得到输入向量组内各FIR数字滤波器的系数向量分别为1≤i≤M； 内核滤波器构造步骤，根据组内各FIR数字滤波器的相似特性，提取各FIR数字滤波器内核的相同部分，构造一个与各FIR数字滤波器内核的误差最小的内核作为FIR数字滤波器组的内核，并构成内核滤波器，其系数向量为 FIR数字滤波器分解步骤，从所有与上述内核滤波器相似的内核相似滤波器构成的集合中，根据滤波器误差准则，通过搜索，分别得到与组内各FIR数字滤波器系数误差最小的内核相似滤波器，构成系数向量分别为的内核相似滤波器组，1≤i≤M，并将原组内各FIR数字滤波器分解为与之系数误差最小的内核相似滤波器 和对应于该内核相似滤波器的误差滤波器 两部分，原组内各FIR数字滤波器的滤波运算结果yi也相应地分解为内核相似滤波器运算结果yki和对应的误差滤波器运算结果yei两部分； 向量转换步骤，对输入向量 进行转换，通过改变 中元素的排序和正负号以及相应的左移位，构造针对内核相似滤波器的M个新输入向量 使得 与 的对应关系完全匹配 与 的对应关系，即1≤i≤M； 内核滤波器加权求和复用步骤，内核相似滤波器组在不同的时间段内复用内核滤波器加权求和单元，实现内核相似滤波器组内各内核相似滤波器的滤波运算； 误差滤波器加权求和步骤，对各FIR数字滤波器相应的误差滤波器进行加权求和，实现各误差滤波器的滤波运算1≤i≤M； 求和输出步骤，将上述内核本文档来自技高网...
【技术保护点】
ＦＩＲ数字滤波器组的低复杂度实现装置，该ＦＩＲ数字滤波器组包括Ｍ个Ｎ阶ＦＩＲ数字滤波器，其中Ｍ大于等于２，其特征在于，该装置包括： 时钟源单元，提供ｆ和Ｍ.ｆ两种频率的时钟； 抽头延迟线单元，在时钟源单元提供的频率为ｆ的时钟驱动下，将输入信号ｘ［ｎ］进行延时得到输入延时信号ｘ［ｎ－ｍ］，表示为＊＝（ｘ［ｎ］，ｘ［ｎ－１］，…，ｘ［ｎ－Ｎ］）的输入向量； 向量转换单元，用于对抽头延迟线单元得到的输入向量＊进行转换，通过改变＊中元素的排序和正负号以及相应的左移位，得到Ｍ个新输入向量＊↓［ｉ］′使＊↓［ｉ］′和＊的对应关系与相似滤波器系数向量＊↓［ｉ］和内核滤波器系数向量＊↓［ｋ］的对应关系完全匹配，即ｙ↓［ｉ］［ｎ］＝＊.＊↓［ｉ］＝＊↓［ｉ］′.＊↓［ｋ］，１≤ｉ≤Ｍ； 选通单元，在时钟源单元提供的Ｍ.ｆ频率下，对Ｍ个新输入向量＊↓［ｉ］′分时选通； 内核滤波器加权求和单元，在时钟源单元提供的Ｍ.ｆ频率下，对从选通单元输出的＊↓［ｉ］′，分时进行与内核滤波器系数＊↓［ｋ］的加权求和运算，得到Ｍ组滤波运算结果； 内核滤波器并行输出单元，在时钟源单元提供的Ｍ.ｆ频率下，对内核滤波器加权求和单元得到的Ｍ组滤波运算结果，以频率Ｍ.ｆ延时０到Ｍ－１个不等的时钟周期，同步并行输出Ｍ组滤波运算结果。...
【技术特征摘要】
【专利技术属性】
技术研发人员：彭克武，刘在爽，杨知行，宋健，符剑，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。