一种多制式数字滤波实现方法及系统技术方案

本发明专利技术公开了一种多制式数字滤波实现方法及系统，其中所述方法包括：根据数据帧头对数据速率进行识别；对识别出的不同数据速率的信号，分别计算样点周期，并确定各信号的最小共用样点周期数；对滤波器进行多相分解，在最小共用样点周期数个时钟周期内完成各相的乘累加运算。本发明专利技术通过对数据帧头的判断来自动确定采样率，无需开关选择；且通过采用同一工作时钟，减少了时钟域的消耗；此外，不同带宽的数据共用乘累加运算，大大降低了资源消耗。

【技术实现步骤摘要】

本专利技术涉及数字信号处理
，尤其涉及一种多制式数据数字滤波实现方法及系统。
技术介绍
多速率信号处理是软件无线电实现信号处理数字化的关键，带通采样定理的应用希望通过提高采样速率来提高采样带宽，提高信噪比。但另一方面，由于后续的数字信号处理的速度有限，特别是对有些同步解调算法，计算量很大，而数据吞吐率太大时难以满足实时性要求，因此，有必要对A/D后的数据流进行降速处理。多速率信号处理实质上是对采样后离散序列的重采样过程。多速率信号处理的很多应用都是基于滤波器组而实现的，抽取和内插是其基本环节。通过将数字滤波器的转移函数H(Z)分解成若干个不同相位的多相滤波器，大大提高了计算效率。目前，对多速率信号滤波器的研究主要集中在速率变换过程中的算法优化上，或者是通过产生不同的时钟来适应不同速率。以前，基站(Node B)支持的射频拉远单元(RF Remote Unit，简称为RRU)只需支持单一制式，如 CDMA (Code Division Multiple Access，码分多址)，UMTS (Universal Mobile Telecommunications System,通用移云力通信系统)或者 GSM(Global System ofMobile communication，全球移动通讯系统)。但随着通信技术的发展和升级换代，需要在一个RRU中支持不同的制式和各种带宽，因而，多速率信号处理不仅需要考虑采样率的转换，还需要在DDC(Digital Down Converter，数字下变频)，DUC(Digital Up Converter, 数字上变频)，成型滤波各级滤波器适应不同的带宽。综上所述，如何提高多制式下的计算效率，最大限度的实现各种速率的滤波器的共用，以降低资源消耗已成为目前亟需解决的技术问题。
技术实现思路
本专利技术解决的技术问题是提供一种多制式数据数字滤波实现方法及系统，在多制式的数字滤波中实现滤波器的共用，有效节省硬件资源。为解决上述技术问题，本专利技术提供了一种多制式数字滤波实现方法，所述方法包括根据数据帧头对数据速率进行识别；对识别出的不同数据速率的信号，分别计算样点周期，并确定所述各信号的最小共用样点周期数；对滤波器进行多相分解，在所述最小共用样点周期数个时钟周期内完成各相的乘累加运算。进一步地，所述最小共用样点周期数为所述各信号的样点周期的最大公约数。进一步地，按照以下方式计算所述各信号的样点周期Tn = fc/f Sn ；其中，fc为时钟周期，Tn为样点周期，为数据速率。进一步地，根据得出的所述最大公约数，按照如下方式对滤波器进行多相分解将N-I阶滤波器分解为N/T个相；其中，T为所述最大公约数。进一步地，所述方法还包括完成所述各相的乘累加运算后，按照识别出的所述数据速率分别输出相应速率的数据。本专利技术还提供了一种多制式数字滤波实现系统，包括滤波器系数选择模块，所述系统还包括数据速率识别模块，用于根据数据帧头对数据速率进行识别，对识别出的不同数据速率的信号，分别计算样点周期，并确定所述各信号的最小共用样点周期数；乘累加运算模块，用于对滤波器进行多相分解，并在所述最小共用样点周期数个时钟周期内完成各相的乘累加运算。进一步地，所述数据速率识别模块用于，根据所述各信号的样点周期的最大公约数确定所述最小共用样点周期数。进一步地，所述数据速率识别模块用于，按照以下方式计算所述各信号的样点周期Tn = fc/fsn ；其中，fc为时钟周期，Tn为样点周期，为数据速率。进一步地，所述乘累加运算模块用于，根据所述数据速率识别模块得出的所述最大公约数，按照如下方式对滤波器进行多相分解将N-I阶滤波器分解为N/T个相；其中，T为所述最大公约数。进一步地，所述乘累加运算模块还用于，完成所述各相的乘累加运算后，按照所述数据速率识别模块识别出的所述数据速率分别输出相应速率的数据。与现有技术相比，本专利技术至少具有如下有益效果一是，根据对数据帧头的判断来自动确定采样率，无需开关选择；二是，采用同一工作时钟，减少了时钟域的消耗；三是，不同带宽的数据共用乘累加运算，大大降低了资源消耗。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中图1为本专利技术实施例的多制式数字滤波方法的示意图；图2为本专利技术实施例的不同采样率时输入数据时序图。具体实施例方式本专利技术的主要思想在于，提出一种采样率自适应的数字滤波器的实现方案，其原理如下选取工作时钟频率为数据采样率的2~n倍(η为正整数)，每个样点出现的周期为2~n个时钟周期，通过对数据同步帧头的判断来识别采样率，并确定各样点周期的最小共用样点周期数，在该最小共用样点周期数个时钟周期内完成乘累加，使滤波器对整数倍采样率数据进行自适应滤波。基于上述思路，本专利技术提供一种多制式数字滤波实现方法，具体包括以下步骤步骤A 根据数据帧头对数据采样率进行识别；步骤B 得出各样点周期的最大公约数；步骤C 对滤波器系数按照最大公约数进行多相分解；步骤D 根据采样率选择存储到ROM中的滤波器系数；步骤E 在最大公约数时钟周期内实现乘累加；步骤F 根据步骤A中对采样率判别的指示输出相应速率数据。其中，按照各样点周期的最大公约数确定最小共用样点周期数是一种较为简单的实现方法，但本专利技术方案并不仅限于该种实现方法。通过上述步骤A中对数据速率的判断，实现了带宽识别，可以自动适应多速率的进行滤波，对于不同的需求只采用一套代码就可以实现，大大降低了风险，减少了版本维护成本。通过在T周期内乘法器的共用，也大大减少了同时支持几种速率的资源占用。为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。如图1所示，本专利技术实施例中提供了一种多制式数字滤波实现系统，该实施系统主要包括滤波器系数选择模块(该滤波器的选择可采用现有模块)，数据速率识别模块，和乘累加运算模块，其中数据速率识别模块，用于根据数据帧头对数据速率进行识别，对识别出的不同数据速率的信号，分别计算样点周期，并确定各信号的最小共用样点周期数；乘累加运算模块，用于对滤波器进行多相分解，并在上述最小共用样点周期数个时钟周期内完成各相的乘累加运算。进一步的，所述数据速率识别模块具体可根据所述各信号的样点周期的最大公约数确定所述最小共用样点周期数。进一步的，所述数据速率识别模块具体可按照以下方式计算所述各信号的样点周期Tn = fc/f Sn ；其中，fc为时钟周期，Tn为样点周期，为数据速率。进一步的，所述乘累加运算模块用于，根据所述数据速率识别模块得出的所述最大公约数，按照如下方式对滤波器进行多相分解将N-I阶滤波器分解为N/T个相；其中，T为所述最大公约数。进一步的，所述乘累加运算模块还用于，完成所述各相的乘累加运算后，按照所述数据速率识别模块识别出的所述数据速率分别输出相应速率的数据。结合如图1所示，本专利技术实施例的多制式数字滤波实现方法主要包括以下步骤第一步，首先通过一个64bits位宽的移位寄存器(SR)对数据帧头进行存储，并根据移本文档来自技高网...

【技术保护点】
１．一种多制式数字滤波实现方法，其特征在于，所述方法包括：根据数据帧头对数据速率进行识别；对识别出的不同数据速率的信号，分别计算样点周期，并确定所述各信号的最小共用样点周期数；对滤波器进行多相分解，在所述最小共用样点周期数个时钟周期内完成各相的乘累加运算。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖颍川，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94