肖特基二极管及肖特基二极管的制备方法技术

本申请涉及一种肖特基二极管及肖特基二极管的制备方法，其中，肖特基二极管包括外延层、第一氧化层、势垒层、第一金属层以及第二金属层，其中，外延层设置有PN结，PN结沿外延层厚度方向将外延层划分为P区和N区，外延层还设置有环形凹槽，环形凹槽的开口端设置于P区；第一氧化层设置于P区远离N区的一面，且位于环形凹槽的环形外；势垒层设置于P区远离N区的一面，且位于环形凹槽的环形内；第一金属层设置于第一氧化层远离外延层的一面；第二金属层设置于势垒层远离外延层的一面；填充结构设置于环形凹槽的凹槽内。本申请通过PN结以及环形凹槽的设置，进一步提高了反向击穿电压，同时可有效降低反向漏电电流，提高高温反向偏压的可靠性。性。性。

【技术实现步骤摘要】
肖特基二极管及肖特基二极管的制备方法


[0001]本申请涉及半导体
，尤其涉及一种肖特基二极管及肖特基二极管的制备方法。

技术介绍

[0002]肖特基二极管是利用金属与半导体接触形成的金属－半导体结原理制作的热载流子二极管，也称为金属－半导体(接触)二极管或表面势垒二极管。
[0003]目前，晶圆厂生产的肖特基二极管，由于肖特基势垒边缘电场陡峭，使得耗尽区存在强电场，器件会提前击穿。为解决此问题，通常利用P+保护环进行保护作用，然而P+保护环的存在，使得器件不得不牺牲一部分势垒面积。

技术实现思路

[0004]本申请的目的在于提供一种肖特基二极管及肖特基二极管的制备方法，该肖特基二极管可以在同等外延参数下，提高反向击穿电压。
[0005]为此，第一方面，本申请实施例提供了一种肖特基二极管，包括：外延层，设置有PN结，所述PN结沿所述外延层厚度方向将所述外延层划分为P区和N区，所述外延层还设置有环形凹槽，所述环形凹槽的开口端设置于所述P区；第一氧化层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形外；势垒层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形内；第一金属层，设置于所述第一氧化层远离所述外延层的一面；第二金属层，设置于所述势垒层远离所述外延层的一面；填充结构，设置于所述环形凹槽的凹槽内。
[0006]在一种可能的实现方式中，所述环形凹槽的深度大于所述P区的厚度。
[0007]在一种可能的实现方式中，所述环形凹槽呈长方形，且所述环形凹槽的长度为600μm
‑
640μm，所述环形凹槽的宽度为600μm
‑
640μm。
[0008]在一种可能的实现方式中，所述环形凹槽的深度为1.2μm
‑
1.8μm，所述环形凹槽的内腔的宽度为15μm
‑
30μm。
[0009]在一种可能的实现方式中，所述填充结构包括：第二氧化层，设置于所述环形凹槽的内腔壁；以及第三金属层，设置于所述环形凹槽，所述第三金属层位于所述第二氧化层的表面。
[0010]在一种可能的实现方式中，所述第二氧化层的厚度为3000A
‑
5000A，所述第一氧化层的厚度大于所述第二氧化层的厚度。
[0011]在一种可能的实现方式中，所述第一金属层、第二金属层以及第三金属层的厚度相等。
[0012]第二方面，本申请实施例提供了一种肖特基二极管的制备方法，包括以下步骤：PN结制备，在外延层处通过扩散或离子注入的方法整面注入P型离子，从而形成PN结，所述PN结沿外延层的厚度方向将外延层分为P区和N区；初步氧化，对所述外延层的P区远离N区一
侧进行氧化，形成一次薄膜；开槽设置，对所述外延层开设环形凹槽；二次氧化，对开槽后的所述外延层进行二次氧化形成二次薄膜，位于所述环形凹槽的环形外的一次薄膜与所述二次薄膜层叠形成第一氧化层，位于所述环形凹槽的内腔中的二次薄膜为第二氧化层；光刻，在光刻后的所述环形凹槽的环形内的所述外延层表面形成合金层，在高温下形成形成势垒层；溅射势垒，在光刻后的环形凹槽的环形内的外延层表面形成势垒层；镀电极，在所述第一氧化层远离外延层的一面形成第一金属层，在所述势垒层远离所述外延层的一面形成第二金属层，在所述第二氧化层的表面形成第三金属层。
[0013]在一种可能的实现方式中，在真空低温下注入或扩散P型离子，在1050℃
‑
1100℃的高温下控制所述PN结的位置时。
[0014]在一种可能的实现方式中，所述环形凹槽的深度大于所述P区的厚度。
[0015]根据本申请实施例提供的肖特基二极管，包括外延层、第一氧化层、势垒层、第一金属层以及第二金属层，其中，外延层设置有PN结，PN结沿外延层厚度方向将外延层划分为P区和N区，外延层还设置有环形凹槽，环形凹槽的开口端设置于P区；第一氧化层设置于P区远离N区的一面，且位于环形凹槽的环形外；势垒层设置于P区远离N区的一面，且位于环形凹槽的环形内；第一金属层设置于第一氧化层远离外延层的一面；第二金属层设置于势垒层远离外延层的一面；填充结构设置于环形凹槽的凹槽内。该肖特基二极管通过PN结的设置，减少了光刻版的使用，从而降低了生产成本，且环形凹槽的设置可改变肖特基二极管势垒层的电场分布，弱化金属场板的作用，即可减小金属场板的尺寸，增加势垒面积，降低正向导通电压。本申请通过PN结以及环形凹槽的设置，进一步提高了反向击穿电压，且同时可有效降低反向漏电电流，提高高温反向偏压等的可靠性。
附图说明
[0016]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。另外，在附图中，相同的部件使用相同的附图标记，且附图并未按照实际的比例绘制。
[0017]图1示出本申请实施例提供的一种沟槽式肖特基二极管的俯视图；
[0018]图2示出本申请实施例提供的一种沟槽式肖特基二极管的结构示意图；
[0019]图3示出本申请现有技术中的肖特基二极管的反向击穿电压测试仿真数据图；
[0020]图4示出本申请实施例提供的一种沟槽式肖特基二极管的反向击穿电压测试仿真数据图；
[0021]图5示出本申请实施例提供的一种沟槽式肖特基二极管的流程图。
[0022]附图标记说明：
[0023]1、外延层；11、P区；12、N区；13、环形凹槽；2、第一氧化层；3、势垒层；4、第一金属层；5、第二金属层；6、填充结构；61、第二氧化层；62、第三金属层。
具体实施方式
[0024]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例
中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0025]如图1、图2所示，图1示出本申请实施例提供的一种沟槽式肖特基二极管的俯视图，图2示出本申请实施例提供的一种沟槽式肖特基二极管的结构示意图。本申请实施例提供一种肖特基二极管，包括外延层1、第一氧化层2、势垒层3、第一金属层4、第二金属层5以及填充结构6。
[0026]其中，提供半导体衬底层，在半导体衬底层的表面形成N型外延层1，衬底层指的是直接购买的衬底基片，如单晶硅，外延层1指的是在购买的衬底基片上通过外延法生长的一层单晶薄膜。然后沿外延层1的厚度方向注入或扩散P型离子，例如硼元素和/或铟元素，从而在外延层1的厚度方向处形成PN结，PN结是由N型掺杂区和P型掺杂区紧密接触所构成，其接触界面称为冶金结界面。PN结将外延层1沿厚度方向划分为P区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种肖特基二极管，其特征在于，包括：外延层，设置有PN结，所述PN结沿所述外延层厚度方向将所述外延层划分为P区和N区，所述外延层还设置有环形凹槽，所述环形凹槽的开口端设置于所述P区；第一氧化层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形外；势垒层，设置于所述P区远离所述N区的一面，且位于所述环形凹槽的环形内；第一金属层，设置于所述第一氧化层远离所述外延层的一面；第二金属层，设置于所述势垒层远离所述外延层的一面；填充结构，设置于所述环形凹槽的凹槽内。2.根据权利要求1所述的肖特基二极管，其特征在于，所述环形凹槽的深度大于所述P区的厚度。3.根据权利要求2所述的肖特基二极管，其特征在于，所述环形凹槽呈长方形，且所述环形凹槽的长度为600μm
‑
640μm，所述环形凹槽的宽度为600μm
‑
640μm。4.根据权利要求3所述的肖特基二极管，其特征在于，所述环形凹槽的深度为1.2μm
‑
1.8μm，所述环形凹槽的内腔的宽度为15μm
‑
30μm。5.根据权利要求1所述的肖特基二极管，其特征在于，所述填充结构包括：第二氧化层，设置于所述环形凹槽的内腔壁；以及第三金属层，设置于所述环形凹槽，所述第三金属层位于所述第二氧化层的表面。6.根据权利要求5所述的肖特基二极管，其特征在于，所述第二氧化层的厚度为3000A
‑
5000A，所述第...

【专利技术属性】
技术研发人员：王国峰，李京兵，石晓宇，
申请(专利权)人：青岛惠芯微电子有限公司北海惠科半导体科技有限公司，
类型：发明
国别省市：