本发明专利技术公开了一种环路增益可控的自偏置低压运算跨导放大器电路以及环路增益控制方法。该自偏置低压运算跨导放大器电路采用自偏置的运算跨导放大器来提供两级运算跨导放大器的直流偏置，同时为运算跨导放大器电路提供部分正反馈机制，得到优于传统运算放大器的高增益，同时通过调整差分输入级尾电流管尺寸的比例来控制其环路增益，从而在保证稳定性的同时得到最优的运算放大器性能。
【技术实现步骤摘要】
本专利技术涉及运算跨导放大器
，特别是一种环路增益可控 的自偏置低压运算跨导放大器电路以及环路增益控制方法。
技术介绍
随着大规模集成电路技术的高速发展，运算跨导放大器被广泛的 应用于各种模拟和射频集成电路中。而由于数字移动通信技术的高速 发展，高性能运算放大器已经被广泛应用于高速高精度模数转换器(Analogue-to-Digital Converters, ADCs)中，是高性能流水线ADC中 的核心单元电路之一，其性能和功耗直接影响到A/D转换器的整体性 能以及移动设备的持续工作时间。所以，低功耗高性能的运算放大器 设计一直是模拟集成电路设计研究的热点。不同于模拟集成电路，数字电路系统的性能随着器件沟道长度的 减小而增强，因此晶体管器件的栅氧厚度也随之越来越小。为了保证 足够的器件击穿电压和芯片的使用寿命，深亚微米工艺器件的工作电 源电压也随之降低。而为了节省系统功耗，目前的发展趋势是片上系 统(System-on-a-chip, SOC)，即在大规模数字电路的同时集成模拟电 路。电源电压的下降为模拟电路的设计带来了巨大的挑战。根据国际 半导体工业协会(SIA, Semiconductor Industry Association)做出的预测， 2007年低功耗芯片的电源电压将低至0.8V。运算跨导放大器最基本的功能是提供足够大的小信号电压增益， 同时尽可能的降低电源功耗。传统的运算跨导放大器都是采用开环级 联的结构来实现高增益，但级联数目的增加同时也增大了电路的总功 耗。而部分正反馈的运算跨导放大器可以显著的增大运算跨导放大器 的增益，由文献"L.Bouzerara, M.T.Belaroussi, and B.Amirouche ， Low-Voltage, Low-Power and High Gain CMOS OTA using ActivePositive Feedback with Feedforward and FDCM Techniques PROC. 23rd INTERNATIONAL CONFERENCE ON MICROELECTRONICS (MIEL 2002), VOL 2, YUGOSLAVIA, 12-15 MAY, 2002"所述，作者设计的采 用部分正反馈的运算放大器可以显著的将开环的运算跨导放大器的增 益由lldB增加到90dB，同时保持相位裕度基本不变。因此，采用部 分正反馈技术来实现低功耗高增益的运算跨导放大器是可选的一个途 径。但是采用部分正反馈技术可能会带来稳定性的问题。因为采用部 分正反馈技术的运算跨导放大器一般会在电路内部引入一个正反馈的 环路，若是该正反馈的低频或高频增益大于单位增益，则运算会振荡 甚至完全失去功能，因此在采用部分正反馈技术来设计运算跨导放大 器时要特别注意其环路稳定性。而随着深亚微米工艺的进步，器件的沟道尺寸越来越短，光刻的 精度越来越苛刻，由此带来的工艺浮动也越来越大。这就给模拟电路 的设计带来了不可想象的困难。为了保证产品达到一定的良率来提高 产品利润，模拟电路的设计必须留出足够的裕度来满足工艺浮动的要 求，但是这样也会带来电路性能的下降。本专利技术提供的运算跨导放大器，采用自偏置的偏置电路来提供差 分输入级的直流偏置，经证明，该电路的环路为正反馈，因此必须对 电路内部的环路增益进行必要的控制以满足其稳定性的要求。本专利技术 的环路增益的控制方法利用差分输入级的尾电流MOS晶体管的尺寸 之比来合理的控制运算跨导放大器的环路增益，当芯片流片完成，可 以采用熔丝或者开关管技术，将运算放大器的环路增益控制在保证系 统稳定的限制范围以内，同时最大化运算跨导放大器的开环增益，使 得运算跨导放大器的增益/功耗比值达到最大，充分的优化了运算跨导 放大器的性能。
技术实现思路
(一)要解决的技术问题 有鉴于此，本专利技术的主要目的在于提供一种环路增益可控的自偏6置低压运算跨导放大器电路以及环路增益控制方法，以保证运算跨导 放大器电路的稳定性，提高运算跨导放大器电路的性能。(二)技术方案 为了达到上述目的，本专利技术的技术方案是这样实现的 一种环路增益可控的自偏置低压运算跨导放大器电路，该电路由一偏置电路11、 一差分输入级电路12、 一输出级电路13和一两级放大器补偿电路14构成。上述方案中，所述偏置电路11包括PMOS晶体管PM0和PMl ， 以及NMOS晶体管NMO和NM1;其中，NM1的栅级、NMO的栅级 和漏级以及PMO的漏级直接耦合，PM1的栅级和漏级、NM1的漏级 与所述差分输入级电路12中PM2、PM3的栅级直接耦合，PMO和PM1 的源级与参考电源相连接，NM0和NM1的源级与参考地相连接。上述方案中，所述差分输入级电路12包括NM0S晶体管NM2、 NM3、 NM5和NM6，以及PMOS晶体管PM2禾n PM3;其中PM2和 PM3的栅级与所述偏置电路11中PM1的栅级直接相连接，漏级分别 与NM2、 NM3的漏级相连接，源级与参考电源相连接；NMOS管NM2 和NM3的栅级为所述自偏置低压运算跨导放大器电路的差分输入端 口 ，漏级分别与PM2和PM3的漏级以及NM5和NM6的栅级相连接， 同时，NM3的漏级还与所述两级放大器补偿电路14的电阻一端相连 接；NM2和NM3的源级以及NM5和NM6的漏级直接耦合。上述方案中，所述NMOS晶体管NM5和NM6为尾电流管，该尾 电流管NM5和NM6为所述差分输入级电路12提供直流偏置电流。上述方案中，所述输出级电路13的输入管为NMOS晶体管NM4， 栅级与NM3的漏级直接相连接；负载管为二极管形式连接的PMOS 晶体管PM4， PM4的漏极与栅极以及NM4的漏级相连接，并耦合到 所述偏置电路11中PM0的栅级，PM4的源极与参考电源相连接，NM4 的漏级与参考地相连接。上述方案中，所述输出级电路13为一简单的共源放大器，所述晶 体管PM4为所述偏置电路11提供电流。上述方案中，所述两级放大器补偿电路14用于为所述偏置电路11的闭环相位裕度进行补偿，包括电阻RO和电容Cc，其中R0和Cc的 一端直接相连接，R0的另一端与NM3的漏级相连接，Cc的另一端与 NM4的漏级即放大器的输出端口相连接。上述方案中，所述偏置电路11提供差分输入级电路12的直流偏 置，使得差分输入级电路12提供足够高的小信号增益，输入小信号经 差分输入级电路12放大，输出信号经输出级电路13被进一步放大且 提供了较低的输出阻抗，而偏置电路11的直流偏置则由输出级电路13 提供，形成一个自偏置的运算跨导放大器。本专利技术还提供了一种实现自偏置运算跨导放大器电路的环路增益 控制方法，该方法包括设计差分输入级电路，负载电流镜所需的偏置电流由理想电流源 产生，同时设计尺寸相同的尾电流管NM5和NM6，使得差分输入级 能够提供一定的增益并且为第二级输出级电路提供直流偏置点，同时 按照上述结构设计可以为差分输入级提供一定的共模反馈；设计输出级电路，使两级运算跨导放大器能够提供足够的小信号 增益；选择合适的电阻和电容使得开环形式下的运算跨导放大器能够提 供充裕的相位裕度；将偏置电路中的理想电流源用输出级的负载管来代替，本文档来自技高网...
【技术保护点】
一种环路增益可控的自偏置低压运算跨导放大器电路，其特征在于，该电路由一偏置电路（１１）、一差分输入级电路（１２）、一输出级电路（１３）和一两级放大器补偿电路（１４）构成。
【技术特征摘要】
【专利技术属性】
技术研发人员：王晗，叶青，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。