由双扩散层形成的高耐压结构形成调整晶体管。在Ｐ↑［－］半导体基片的顶部形成Ｎ↑［－］阱，在Ｎ↑［－］阱内形成Ｐ↑［－］阱。用作调整晶体管的源极的Ｎ↑［＋］扩散区和用作调整晶体管的背栅极的Ｐ↑［＋］经过场氧化物薄膜形成在Ｐ↑［－］阱的顶部。由多晶硅形成的电阻器的一端接至用作源极的Ｎ↑［＋］扩散区，电阻器的另一端接至用作背栅极的Ｐ↑［＋］扩散区。因此给出由ＭＯＳ型晶体管组成的电源电路，即使输入端子被短路到电源电压，它的电路电流不会增加。（*该技术在2018年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及一种具有保护电路的半导体集成电路的电源电路，保护电路用来防止过流而导致半导体集成电路的破坏。附图说明图1是一个表示常用的电源电路结构的方块图。参考图1，电源电路1包括一个被连接在输入端子2和输入端子4之间的参考电压源，一个放大器6和一个CMOS(互补型金属氧化物半导体)型N沟道调整晶体管8。输入端子2通过一个反向电流保护二极管11被连接至蓄电池12。输入端子4接地，电阻器9和10串联地被连接在调整晶体管8的源极和输入端子4之间。调整晶体管8的源极被连接至电源电路1的输出端子3。调整晶体管8的漏极被连接至输入端子2。参考电源5通过输入端子2和反向电流保护二极管11，连接至蓄电池12。参考电源5的输出端子，被连接至放大器6的反向输入端子。放大器6的正向输入端子连接至电阻器9和10之间的结点。放大器6的输出端子被连接到调整晶体管8的栅极(结点7)。在上述常用的电源电路中，当输出端子3被短路到电源电压即蓄电池12的时候，调整晶体管8的寄存PNP晶体管被导通。结果是，因过流产生的热量导致调整晶体管8损坏，换句话说，电源电路1被损坏。为防止电源在这种短路情况之下被破坏，在例如日本专利申请(Kokai)No.62-296608中，披露了一种保护电路。现在参考图2说明这种保护电路。图2是表示一种保护电路结构的方块图。在图2中，一个双极型晶体管28和一个双极型晶体管29，被连接在输入端子和地之间。一个放大器电路块27连接在双极型晶体管28和双极型晶体管29的基极之间。双极型晶体管28和29之间的一个结点连接至输出端子3。电源31的正极端子，被连接至输入端子2。电源31的负极端子，被连接至比较器30的一个输入端子。比较器30的另一个输入端子连接至双极型晶体管28和双极型晶体管29之间的结点。比较器30的输出输入到放大器电路块27。比较器30对输入端子2的电位VIN与电压源31电压V31的差值(VIN-V31)和输出端子3的电位VOUT，进行比较，并将代表比较结果的信号输出至放大器块27。如果比较的结果反映VOUT＞(VIN-V31)，放大器块27则隔离双极型晶体管29的驱动电路。结果是，过流不经过双极型晶体管28和双极型晶体管29。但是，与CMOS晶体管制造工艺相比，双极型晶体管制造工艺要求大量的工艺步骤，集成度低，制造成本高。在采用CMOS(互补型金属氧化物半导体)晶体管实现电源电路的情况下，如公开的未审查的日本专利申请(kokai)No.62-296608披露的生产工艺，与双极型晶体管的生产工艺相比，就只有很少的工艺步骤，集成度较高，制造成本较低，电流不流向GND(接地)端子。但是，当输出端子被短路至电源时，过流会流经形成CMOS晶体管的基片。其结果是晶体管被破坏。本专利技术的一个目的是提供一种集成电路的电源电路，它包含一个由CMOS型晶体管组成的保护电路，即使在输出端子被短路到电源的时候，它的电路电流也不会增加。本专利技术的电源电路，采用一个接在CMOS调整晶体管的源极17和背栅极19之间的电阻元件13，来阻止电路电流的增加。图4所示的电源电路中所用的高耐压CMOS调整晶体管是由双扩散层形成的，当输出端子被短路到电源电压时，寄生PNP晶体管23导通，但流过P-基片14的电流被插入的电阻元件13限制，这个寄生PNP晶体管23包括作为发射极的背栅极19，作为基极的漏极20，作为集电极的P-基片14。根据本专利技术，电路电流被插入在背栅极和源极之间的电阻限制，电源电路使用的是上述CMOS晶体管。因此，可提供这样的电源电路，它可以防止隔离的破坏，即使是在输出端子被短路到电源电压的时候，如图5所示。图1是一个方块图，表示常用的电源电路结构。图2是一个方块图，表示常用的电源电路的过流保护电路结构。图3是一个方块图，表示根据本专利技术的第一个实施例的电源电路结构。图4是一个断面图，表示根据本专利技术的第一个实施例的CMOS N沟道型调整晶体管的结构。图5是一个方块图，表示当输出端被短路到蓄电池12时，调整晶体管8的等效电路。图6是一个方块图，表示根据本专利技术的第二个实施例的电源电路结构。图7是一个侧断面图，表示根据本专利技术的第二个实施例的CMOS P沟道型调整晶体管的结构。现在，参考附图详细说明本专利技术的最佳实施例。第一实施例图3是一个方块图，表示根据本专利技术的第一实施例的电源电路结构。电源电路1的一个输入端子2经过反向电流保护的二极管11，被连接至输出端子T0。电源电路1的一个输入端子4接地，由电源电路1产生的电流从输出端子3输出。电源电路包括一个参考电压源5，一个放大器6，一个CMOS N沟道调整晶体管8，一个电阻器9和一个电阻器10。参考电压源5的一个输入端子T5a，被连接至输入端子2。参考电压源5的一个输入端子T5b，被连接至输入端子4。输出端子T5c，被连接至放大器6的反向输入端子T6a。参考电压源5产生的以蓄电池12提供的电压值为基准的参考电压值。放大器6的输出端子T6c，被连接至调整晶体管8的栅极端子8g。正向输入端子T6b，被连接于串联的分压电阻器9和分压电阻器10的结点A。放大器6的电源端子T6v，被连接至电源电路1的输入端子2，放大器6的接地端子，被连接至电源电路1的输入端子4。放大器6对输入到输入端子T6a的参考电压和结点A的电压间的差值进行放大，并从输出端子T6c输出一个代表被放大的差值的信号。在调整晶体管8中，漏极端子8d连接至输入端子2，源极端子8s连接至分压电阻器9的非结点的那一端。另外，在调整管8中，源极端子8s连接至电源电路1的输出端子3，这样，在源极端子8s，对应于加至栅极端子8g的电压，就会产生电流经过调整晶体管8流向输出端子3。下面将参考图4详细说明调整晶体管8。图4是一个断面图，表示了图3所示的CMOS型N沟道调整晶体管8的结构。调整晶体管8以双扩散型高耐压CMOS结构形成。在图4中，场氧化物薄膜18被局部地在半导体基片14上形成。形成区域的元件被块氧化物薄膜18分开。一个N-阱15，被形成在P-型半导体基片14的表面上，一个P-阱16被形成在N-阱15内。在P-阱16上，一个场氧化薄膜18被设置在用作调整晶体管8的源极的N+扩散区17和用作调整晶体管8的背栅极的P+扩散区19之间。电阻器13由例如多晶硅组成，被形成在N+扩散区17的P+和扩散区19之间的场氧化薄膜18上。电阻器13的一端，被连接至用作源极的N+扩散区17，电阻器13的另一端，类似地被连接至用作调整晶体管背栅极的P+扩散区19。N+扩散区20，被形成在N-阱15内。绝缘层21被形成在场氧化物薄膜18和N+扩散区17之间的P-阱16内，栅电极22被形成在绝缘层21上。CMOS N沟道调整晶体管8具有如上所述的结构。用作调整晶体管8的源极的N+扩散区17连接至调整晶体管8的输出端子3。用作背栅极的P+扩散区19经电阻13连接至调整晶体管8的输出端子3。用作漏极的N+扩散区20，被连接至输入端2，栅电极22是放大器6的输出端子T6C。现在，在下面参考图3,4和5说明根据这个实施例的电源电路的工作。图5是一个方块图，表示在输出端子3由于偶然事故，而被短路到反向电流保护二极管11的阳极那一侧或蓄电池12的输出端的情况下，调整本文档来自技高网...
【技术保护点】
一种集成电路的电源电路，其中包括：被连接到电源的第一个输入端子；被连接到地的第二个输入端子；一个输出端子；一个ＭＯＳ晶体管，它的电流通路被连接在所述第一个输入端子和所述输出端子之间；一个电阻器，被连接在所述ＭＯＳ晶体管的 源极和所述ＭＯＳ晶体管的背栅极之间。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林本肇，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。