无需击穿电压为电源电压两倍的晶体管的半导体升压电路制造技术

一种半导体升压电路，包括： 用于提供电源电压的电源输入终端； 时钟输入终端，用于提供预定占空度的、在所述电源电压和接地电压之间交替变化的基准时钟信号； 与所述时钟输入终端连接的时钟反相电路，用于提供由反相所述基准时钟信号产生的时钟信号； 具有一端与所述时钟输入终端连接的第一电容器； 具有一端与所述时钟反相电路的输出端连接的第二电容器； 第一导通型的第一ＦＥＴ晶体管，它的漏极与所述第一电容器的另一端连接，栅极与所述第二电容器另一端连接； 第一导通型的第二ＦＥＴ晶体管，它的漏极与所述第二电容器的另一端连接，栅极与所述第二电容器另一端连接； 第二导通型的第三ＦＥＴ晶体管，它的源极与所述电源输入终端连接，栅极与所述时钟反相电路的输出端连接，漏极与所述第一电容器的另一端、所述第一ＦＥＴ晶体管的漏极和所述第二ＦＥＴ晶体管的栅极连接； 第二导通型的第四ＦＥＴ晶体管，它的源极与所述电源输入终端连接，栅极与所述时钟输入终端连接，漏极与所述第二电容器的另一端、所述第二ＦＥＴ晶体管的漏极和所述第一ＦＥＴ晶体管的栅极连接；和 与所述第一和第二ＦＥＴ晶体管的源极连接的外部输出终端。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体升压电路，用于升高电压，使之实质上两倍于电源电压，且本专利技术涉及一种装配有半导体升压电路的升压电源装置。然而，在先技术的半导体升压电路中存在一种不利之处例如，为了升高电源电压使之实质上为初始电压的两倍，它需要具有这种击穿电压为加倍电压的晶体管，这样降低了这种电路的效率。根据本专利技术的第一和第二方面，半导体升压电路包括电源输入终端，时钟输入终端，时钟反相电路，第一电容器，第二电容器，第一FET(场效应晶体管)晶体管，第二FET晶体管，第三FET晶体管，第四FET晶体管，和外部输出终端。时钟输入终端接收预定占空度的、在电源电压和接地电压之间交替的基准时钟信号。这个基准时钟信号由时钟反相电路反相。当基准时钟信号是接地电压时，反相的时钟信号变成电源电压，且当第二传导型的第四FET晶体管截止时，第二传导型的第三FET晶体管导通，由此，第一传导型的第二FET晶体管导通，及第一导电型的第一FET晶体管截止。结果是，电源电压由电源输入终端通过第三FET晶体管传导，并存储在第一电容器中，和第二电容器存储的电压通过第二FET晶体管从外部输出终端传送。当基准时钟信号是电源本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：浜迫朱季，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：