电流反射镜电路制造技术

一种电流反射镜电路，具有成为电流反射镜的输出端的多个输出端晶体管，其特征在于，具有：　　　　　一端连接在第１恒流源上、另一端连接在成为第１电压的第１连接位置上、作为电流反射镜的输入端而工作的第１输入端晶体管；　　　　与所述第１输入端晶体管仅仅相距规定距离而设置的、一端与第２恒流源连接、作为电流反射镜的输入端而工作的第２输入端晶体管；　　　　将所述第１输入端晶体管的所述另一端与所述第２输入端晶体管的另一端之间连接的第１馈线；　　　　通过高于所述馈线电阻的高电阻将所述第１输入端晶体管的所述一端和所述第２输入端晶体管的所述一端之间连接、提供电压梯度的第１电压线；　　　　分散配置在所述第１输入端晶体管和所述第２输入端晶体管之间、分别连接在所述第１馈线和所述第１电压线上，作为电流反射镜的输出端而工作的、多个输出端晶体管。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在LCD驱动器IC等模拟IC中，形成存在于IC芯片内的宽范围的多数电流源的电流反射镜电路。
技术介绍
在模拟IC中，在必需多个恒流源的情况下，大多使用以1个恒流源为基准来形成多个恒流源的电流反射镜电路。图6(a)图示了以往通常所使用的电流反射镜电路，图6(b)是图6(a)的特性图。在图6(a)中，在P型MOS场效应晶体管(以下称为PMOS)Q0的栅极施加了固定的基准电压Vref，形成恒流源I61。将来自该恒流源I61的恒定电流Iref提供给漏极和栅极相连、源极连接到地GND的N型MOS场效应晶体管(以下称为NMOS)Qref6。将该NMOSQref6作为电流反射镜电路输入端晶体管(即镜像源晶体管)，将NMOSQ61～Q6n作为多个输出端晶体管(即镜像目的地晶体管)。这些输出端晶体管Q61～Q6n的源极通过馈线Ws6连接到输入端晶体管Qref6的源极，这些输出端晶体管Q61～Q6n的栅极通过电压线Wp6连接到输入端晶体管Qref6的栅极。由此，输入端晶体管Q61～Q6n的栅极电压与输入端晶体管Qref6的栅极电压相等。另外，Vdd是电源电压。但是，在馈线Ws6上，既便是使用铝等导线的情况下，也多少有布线电阻Rw，在宽范围内分散配置多数的输出端晶体管Q61～Q6n的情况下，不能忽视由于布线电阻Rw和电流而引起的电压下降。在图6(b)中显示了这种状态。在图6中，由于电压线Wp6上没有电流流过，因此，输出端晶体管Q61～Q6n的栅极电压与输入端晶体管Qref6相同。一方面，输出端晶体管Q61～Q6n的源极电压由于馈线Ws6上的电压下降，而随着输出端晶体管Q61～Q6n的配置位置而依次变高。但是，与输入端晶体管Qref6的栅极—源极间电压Vgs相比，输出端晶体管Q61～Q6n的栅极—源极间电压Vgs随配置位置而依次变小。其结果，输出端Q61～Q6n按照其配置位置的不同，仅仅能流过与规定的电流大不相同的电流。图7是为了避免由于馈线而产生的电压下降的影响，而使馈线成为星形配置结构，将来自电流源I71的恒定电流Iref提供给漏极和栅极相连的NMOSQref7。将该NMOSQref7作为电流反射镜电路的输入端晶体管，将NMOSQ71～Q7n作为多个输出端晶体管。通过馈线Ws7r、Ws71～W7n，将输入端晶体管Qref7、输出端晶体管Q71～Q7n的源极分别连接到公共点K，连接到地GND。由此，输出端晶体管Q71～Q7n的栅极—源极间电压Vgs，变为与输入端晶体管Qref7的栅极—源极间电压Vgs相等。图8同样也为了避免由于馈线产生的电压下降的影响，不是利用栅极电压来作为界面，而是作为电流界面构成的(参见非专利文献1)。在图8的电流界面结构的电流镜电路中，在电流源I81内设置了多组、每组n个PMOSQ01～Q0n，将基准电压Vref共同施加到各栅极上，使得分别流过恒定电流Iref。这些恒定电流Iref流过馈线Ws81～Ws8n，被提供给作为漏极和栅极相连的输入端晶体管的NMOSQref81～Qref8n。在各个电流反射镜结构中，作为输出端晶体管的NMOSQ81～Q8n连接在这些输入端晶体管Qref81～Qref8n上。由此，与各馈线Ws81～Ws8n的长度即阻抗的不同无关，在输出端晶体管Q81～Q8n上，提供了完全相同的栅极—漏极间电压Vgs。因此，能够流过所期望的电流。Behzad Razavi着“Design of Analog CMOS Integrated Circuits”，McGraw-Hill出版，2001年发行，Sec.18.2 Analog Layout Techniques，P.642-643在已有的图7的星形配置结构的电流反射镜电路中，为了使所有的馈线Ws7r、Ws71～Ws7n的阻抗相等，必须分别准备馈线，且与最长的馈线长度相一致地使其长度一致。在图8的电流界面结构的电流反射镜中，必须分别具有电流反射镜的输出端晶体管个数的馈线Ws81～Ws8n，且必须成为分别由输入端和输出端晶体管构成的电流反射镜结构。因此，在图7、图8的已有结构的电流反射镜电路中，一旦输出端晶体管数目变多，则用于馈线的布线面积就会增大。特别是，在像液晶驱动器IC等这样具有数百输出端晶体管的部件中，由于其布线面积变得巨大，因此会增加IC芯片尺寸。
技术实现思路
因此，本专利技术的目的在于在具有达到数百的多个输出端晶体管的电流反射镜电路中，不增大用于馈线的布线面积，且显著降低由于馈线的布线阻抗所产生的影响。有关本专利技术之一的电流反射镜电路，具有成为电流反射镜的输出端的多个输出端晶体管，包括一端连接在第1恒流源上、另一端连接在成为第1电压的第1连接位置上、作为电流反射镜的输入端而工作的第1输入端晶体管；与所述第1输入端晶体管仅仅相距规定距离而设置的、一端与第2恒流源连接、作为电流反射镜的输入端而工作的第2输入端晶体管；将所述第1输入端晶体管的所述另一端与所述第2输入端晶体管的另一端之间连接的第1馈线；通过高于所述馈线电阻的高电阻将所述第1输入端晶体管的所述一端和所述第2输入端晶体管的所述一端之间连接、提供电压梯度的第1电压线；分散配置在所述第1输入端晶体管和所述第2输入端晶体管之间、分别连接在所述第1馈线和所述第1电压线上，作为电流反射镜的输出端而工作的、多个输出端晶体管。有关本专利技术之二的电流反射镜电路，是在本专利技术之一所述的电流反射镜电路中，包括按照与所述第1输入端晶体管相反的方向、仅仅与所述第2输入端晶体管相距一个规定距离而设置的、一端连接到第3恒流源、作为电流反射镜的输入端而工作的第3输入端晶体管；将所述第2输入端晶体管的所述另一端和所述第3输入端晶体管的另一端之间连接的第2馈线；通过高于所述第2馈线电阻的高电阻将所述第2输入端晶体管的所述一端和所述第3输入端晶体管的所述一端之间连接的、提供电压梯度的第2电压线；分散配置在所述第2输入端晶体管和所述第3输入端晶体管之间的、分别连接在所述馈线和所述电压线上、作为电流反射镜的输出端而工作的多个输出端晶体管。有关本专利技术之三的电流反射镜电路，是在本专利技术之二所述的电流反射镜电路中，所述第3输入端晶体管的所述另一端连接在成为所述第1电压的第2连接位置上。有关本专利技术之四的电流反射镜电路，是在本专利技术之一～三所述的电流反射镜电路中，所述第1、第2电压线是多晶硅线。有关本专利技术之五的电流反射镜电路，是在本专利技术之一～四所述的电流反射镜电路中，所述各输入端晶体管以及所述各输出端晶体管是P型MOS晶体管。有关本专利技术之六的电流反射镜电路，是在本专利技术之一～四所述的电流反射镜电路中，所述各输入端晶体管和所述各输出端晶体管是N型MOS晶体管。附图说明图1图示了有关本专利技术的第1实施例的电流反射镜电路的结构、以及栅极电压、源极电压。图2图示了有关本专利技术的第2实施例的电流反射镜电路的结构、以及栅极电压、源极电压。图3图示了有关本专利技术的第3实施例的电流反射镜电路的结构、以及栅极电压、源极电压。图4图示了有关本专利技术的第4实施例的电流反射镜电路的结构、以及栅极电压、源极电压。图5图示了本专利技术其它结构例。图6图示了已有的电流反射镜电路的结构及其特性。图7图示了已有的其它电流反射镜电路的结构。图8图示了已有的其它本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：大前英雄，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：