差动放大电路、驱动电路及使用它们的显示装置制造方法及图纸

提供振幅差偏差小、可全区域驱动、消耗功率也小的差动电路及放大电路。包括ｐ型晶体管对（１０１、１０２）和ｎ型晶体管对（１０３、１０４），在晶体管对（１０１、１０２）的共用连接的源极和电源ＶＤＤ间，并联连接电流源和开关，在晶体管对（１０３、１０４）的共用连接的源极和电源ＶＳＳ间，并联连接电流源和开关，包括连接切换部件（开关１１２～１１９），可将各个晶体管对自由切换成差动对、以及电流镜对，在所述两个晶体管对中的一个为差动对时，另一个为电流镜对。本发明专利技术提供在差动级的输入电压低时，通过将输出电压升高至某个电平以上来扩大输入电压范围的电路，在构成差动对的晶体管对（２１３、２１４）中附加与所述差动对同极性的晶体管（２１６），设定所述控制电压（ＢＮ），使得在控制端子形成非反转输入端子的所述晶体管截止的范围时，对所述非反转输入端子的输入电压（Ｖｉｎ）使所述附加的晶体管导通。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及差动电路和放大电路以及使用它们的显示装置。
技术介绍
为了进行高电位侧和低电位侧的全区域驱动，已知将充电放大器和放电放大器这两个放大器进行切换驱动的驱动电路。但是，在将这种驱动电路用于液晶显示装置的驱动电路时，因晶体管特性的偏差等，两个放大器分别产生输出偏差。因此，同一灰度的正极性和负极性的电压振幅差的各输出间的偏差(振幅差偏差)大，有图像质量下降的情况。再有，振幅差偏差是多输出的液晶驱动电路的性能指标之一，意味着同一灰度的正极性和负极性的电压振幅差的各输出间的偏差。各输出间的振幅差偏差越小，图像质量越高。以下，说明将充电放大器和放电放大器两个放大器进行切换驱动结构的现有的驱动电路。图15是表示配有充电放大器和放电放大器两个放大器(放大电路)的现有的驱动电路结构一例的图。即，图15表示组合电压跟随电路(voltage follower circuit)910和电压跟随电路920的驱动电路。电压跟随电路910包括n沟道晶体管913、914，源极被共用连接，通过恒流源915和开关951连接到低电位电源(地电位)VSS，在各自栅极上差动输入输入端子电压Vin和输出端子电压Vout，形成差动对；以及p沟道晶体管911、912，源极分别连接到高电位电源VDD，栅极被共用连接，各自的漏极分别连接到n沟道晶体管913、914的漏极。P沟道晶体管912的漏极和源极相互连接，p沟道晶体管911、912构成电流镜电路，具有作为差动对的有源负载的功能。而且，还包括栅极连接到p沟道晶体管911的漏极和n沟道晶体管913的漏极的连接点(差动对的输出端)，源极通过开关952连接到高电位电源VDD的p沟道晶体管916。在p沟道晶体管916的漏极和输出端子的连接点及低电位电源VSS间以串联方式连接恒流源917和开关953。电压跟随电路920包括p沟道晶体管923、924，源极被共用连接，通过恒流源925和开关961连接到高电位电源VDD，将输入端子电压Vin和输出端子电压Vout差动输入到各自的栅极上，形成差动对；以及n沟道晶体管921、922，源极分别连接到低电位电源VSS，栅极被共用连接，漏极分别连接到p沟道晶体管923、924的漏极。N沟道晶体管922的漏极和源极相互连接，n沟道晶体管921、922构成电流镜电路并具有作为差动对的有源负载的功能。而且，包括栅极连接到n沟道晶体管921的漏极和p沟道晶体管923的漏极的连接点，源极通过开关962连接到低电位电源VSS的n沟道晶体管926，在n沟道晶体管926的漏极和输出端子的连接点及高电位电源VDD间以串联方式连接恒流源927和开关963。在电路910、920中，输入端子电压Vin被输入到差动电路的非反转输入端子(晶体管913、923的栅极)，输出端子电压Vout被输入到差动电路的反转输入端子(晶体管914、924的栅极)，构成电压跟随。电压跟随电路910和920的开关951、952、953、以及开关961、962、963分别是控制电压跟随电路910、920动作的开关。在电压跟随电路910中，输出端子Vout的放电作用通过电流源917形成一定的放电能力，而输出端子Vout的充电作用通过p沟道晶体管916可高速充电。另一方面，在电压跟随电路920中，输出端子Vout的充电作用通过电流源927形成一定的充电能力，而输出端子Vout的放电作用通过n沟道晶体管926可高速放电。因此，对于基准电平来说，在将连接到驱动电路的输出端子上的负载向高电位电平驱动时，使开关951、952、及953导通，使电压跟随电路910有源化(动作)，而在向低电位电平驱动时，使开关961、962、963导通，使电压跟随电路920有源化(动作)，由此可以实现高速驱动。此外，电压跟随电路910、920分别相对于使晶体管913、923截止那样的输入电压Vin不动作，所以不能分别单独地全区域驱动(电源电压范围内的全区域驱动)。因此，通过分别切换两个电压跟随电路910、920，可进行全区域驱动。但是，两个电压跟随电路910、920因各自制造处理中造成的元件特性的偏差而产生输出偏差。输出偏差的主要原因大多因构成电压跟随电路的差动电路的差动对、电流镜电路的晶体管对之间的特性偏差而产生。而且，晶体管特性偏差是任意产生的，所以两个电压跟随电路910、920的输出偏差分别产生。因此，图15的驱动电路存在将两个电压跟随电路910、920进行切换驱动时偏差变化大的问题。特别是，为了进行灰度显示，液晶显示装置的灰度电压的放大器等对于保证按照液晶的特征设置的灰度电平的电压间隔是重要的。因此，在这样的放大器(驱动电路)中，输出偏差几乎不因灰度而变化，即寻求输出偏差的灰度间的偏差充分小。但是，如果使用图15所示的驱动电路，作为液晶显示装置的灰度电压的放大器，则在切换驱动两个电压跟随电路910、920时，产生以下问题输出偏差极大地变化，不能充分保证灰度电平的电压间隔。有关上述问题，参照图16更详细地说明。图16是表示相对于基准电平，用图15的驱动电路驱动高电位侧的高位电平VL1和低电位侧的低位电平VL2时的期待值和包含偏置的输出值的图。设高位电平VL1由电压跟随电路910驱动，低位电平VL2由电压跟随电路920驱动，各自的偏差为±ΔVL1、±ΔVL2。而且，通过两个灰度电平的振幅偏差是否充分小，可以判断灰度电平的电压间隔是否被保证。根据图16，两个电压电平VL1、VL2的振幅偏差为最大振幅差是{(VL1+ΔVL1)-(VL2-ΔVL2)}…(1)最小振幅差是{(VL1-ΔVL1)-(VL2+ΔVL2)}…(2)因此，振幅差偏差的最大值从两者的差(式(1)和(2)的差)可得到下式(3)。{2×(ΔVL1+ΔVL2)} …(3)即，在图15的驱动电路中，切换驱动两个电压跟随电路910、920时的振幅差偏差，表示取得各个电压跟随电路的偏差的绝对值之和的2倍偏差的情况。此外，电压跟随电路910、920分别对于使晶体管913、923截止那样的输入端子电压Vin不动作。即，电压跟随电路910不能在低位电源VSS附近驱动，电压跟随电路920不能在高位电源VDD附近驱动。在图15中，切换驱动电压跟随电路910、920时，可进行全区域驱动(电源电压范围内的全区域驱动)，但在低位电源VSS附近进行充电时由电流源927进行充电，所以不能高速动作，在高位电源VDD附近进行放电时，由电流源917进行放电，所以不能高速驱动。即，图15所示的驱动电路不能按任意的顺序高速驱动电源电压范围内的任意电压。于是，在组合极性不同的两个现有电压跟随电路的结构中，即使切换驱动它们，也不能高速地驱动到电源附近的电压(VSS附近的充电，VDD附近的放电)。图34表示在(日本)特开昭63-131707号公报上公开的结构。该现有电路在放大器的输出级中使用的差动对形式中，配置与形成差动对的晶体管对的一个晶体管1016并联的另一MOS晶体管1034，在该另一MOS晶体管1034的栅极上施加一定的偏置电压BIAS2，形成没有差动对中的碰撞电离的结构。形成差动对的NMOS晶体管1014、1016的源极被共用连接，连接到电流源1020上，形成差动对的NMOS晶体管1014的本文档来自技高网...

【技术保护点】
一种差动放大电路，包括：将来自非反转输入端子和反转输入端子的输入信号电压进行差动输入的差动对；以及将所述差动对的输出作为输入，并将输出信号从输出端子输出的放大级，其特征在于，在形成所述差动对的晶体管对中，具有与控制端子连接到所述非反 转输入端子上的晶体管并联连接的、将控制电压输入到控制端子的晶体管。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：土弘，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]