一种集成电路制备方法技术

本申请属于集成电路制造技术领域，公开了一种集成电路制备方法，包括步骤：A1.通过微纳结构压印技术在一载板上形成最下层的线路层；A2.循环执行至少一次以下步骤：A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层；A3.在最上层的线路层上贴装芯片，并进行塑封；A4.拆除所述载板，并对最下层的线路层进行植球处理；从而能够提高集成电路的生产效率并降低生产成本。成本。成本。

【技术实现步骤摘要】
一种集成电路制备方法


[0001]本专利技术属于集成电路制造
，特别涉及一种集成电路制备方法。

技术介绍

[0002]目前，集成电路中的超细线路一般是基于光学曝光技术进行制备的，存在光衍射现象造成的分辨率极限问题。而微纳结构压印技术通过接触式压印完成图形的转移，然后利用刻蚀传递工艺将结构转移到其他任何材料上，且具有超高分辨率、高效率、低成本、适合工业化生产的独特优势，若能够把微纳结构压印技术应用于集成电路中的超细线路的制备，则可提高集成电路的生产效率并降低生产成本。

技术实现思路

[0003]本申请的目的在于提供了一种集成电路制备方法，能够提高集成电路的生产效率并降低生产成本。
[0004]本申请提供一种集成电路制备方法，用于制备集成电路器件，包括步骤：A1.通过微纳结构压印技术在一载板上形成最下层的线路层；A2.循环执行至少一次以下步骤：A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路制备方法，用于制备集成电路器件，其特征在于，包括步骤：A1.通过微纳结构压印技术在一载板上形成最下层的线路层；A2.循环执行至少一次以下步骤：A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层；A3.在最上层的线路层上贴装芯片，并进行塑封；A4.拆除所述载板，并对最下层的线路层进行植球处理。2.根据权利要求1所述的集成电路制备方法，其特征在于，步骤A1包括：A101.在所述载板上设置第一介电层；A102.在所述第一介电层上压印出线路凹槽；A103.清除所述线路凹槽的第一底胶；所述第一底胶是被压缩并残留在所述线路凹槽底部的第一介电层材料；A104.在所述线路凹槽中填充金属形成导电金属层；A105.去除所述第一介电层，得到所述最下层的线路层。3.根据权利要求2所述的集成电路制备方法，其特征在于，步骤A101包括：在所述载板的上表面设置临时键合胶；在所述临时键合胶上设置所述第一介电层。4.根据权利要求2所述的集成电路制备方法，其特征在于，步骤A102包括：用具有微纳凸起结构的压印模具在所述第一介电层上压印出线路凹槽。5.根据权利要求4所述的集成电路制备...

【专利技术属性】
技术研发人员：赵迎宾，张跃芳，崔成强，
申请(专利权)人：季华实验室，
类型：发明
国别省市：