一种接触部、位线、存储节点和DRAM的制造方法技术

本发明专利技术涉及一种接触部、位线、存储节点和DRAM的制造方法。一种接触部的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层；在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅层，并在惰性气氛中进行退火处理以形成接触部。将该方法用于位线、存储节点和DRAM的制造中。本发明专利技术通过将硅单晶化有效降低了掺杂硅的电阻，从而广泛应用各类器件的制备中，尤其用于导线的制作中。其用于导线的制作中。其用于导线的制作中。

【技术实现步骤摘要】
一种接触部、位线、存储节点和DRAM的制造方法


[0001]本专利技术涉及半导体生产工艺领域，特别涉及一种接触部、位线、存储节点 和DRAM的制造方法。

技术介绍

[0002]在半导体制造过程中，采用刻蚀工艺在介质层中形成接触孔，随后在接触 孔中沉积导电材料用于半导体器件的电连接，这是一种广泛使用的工艺。以 DRAM为例，接触孔可直接与器件的栅极、源漏极等电连接，还可以用于层与 层之间的电连接。因此，在半导体生中应尽力减小接触孔中导电介质的电阻， 例如通过N型掺杂多晶硅形成电子移动的通道，实现电阻更小化；或者在沉积 多晶硅之前预处理(包括清洁等)、在沉积前后减少界面上氧化膜来大幅减小电 阻，或者在沉积设备中安装氮气净化功能的部件，以减少自然形成的氧化膜量。 这些方法减小电阻的幅度有限，仅仅从表面改善，并没有从根本上解决电阻高 的问题。
[0003]为此，特提出本专利技术。

技术实现思路

[0004]本专利技术的主要目的在于提供一种接触部的制造方法，该方法通过将硅单晶 化有效降低了接触部的电阻，从而广泛应用各类器件的制备中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接触部的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有介质层；在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅层，并在惰性气氛中进行退火处理以形成接触部。2.根据权利要求1所述的制造方法，其特征在于，所述掺杂型多晶硅层的沉积在25Pa以下的低压环境或者真空环境中进行。3.根据权利要求2所述的制造方法，其特征在于，所述沉积掺杂型多晶硅层的温度为500～550℃。4.根据权利要求1或3所述的制造方法，其特征在于，所述退火温度为450～600℃。5.根据权利要求1所述的制造方法，其特征在于，所述惰性气氛为氮气。6.根据权利要求1所述的制造方法，其特征在于，所述掺杂为磷掺杂。7.根据权利要求1所述...

【专利技术属性】
技术研发人员：李相遇，安重镒，金成基，熊文娟，蒋浩杰，李亭亭，崔恒玮，罗英，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：