半导体集成电路装置的接触插塞形成方法制造方法及图纸

本发明专利技术涉及半导体集成电路装置的接触插塞形成方法的相关技术，在基板处理装置内形成接触插塞的方法，基板处理装置具有工艺腔室，工艺腔室在内部具有处理空间，并且包括基板支撑架和气体喷射部，基板支撑架位于处理空间的下部区域并放置半导体基板，气体喷射部位于处理空间的上部区域并且用于向半导体基板喷射气体，包括如下的步骤：对装载于处理空间内部的半导体基板的上部提供具有接触孔的层间绝缘膜；在接触孔内壁部及层间绝缘膜上部表面形成成核层；在接触孔下部区域的成核层上形成半本体层；在半本体层及暴露的成核层表面上形成抑制剂层；及在半本体层上部形成主本体层，以填充接触孔内部。填充接触孔内部。填充接触孔内部。

【技术实现步骤摘要】
半导体集成电路装置的接触插塞形成方法


[0001]本专利技术涉及半导体集成电路装置的制造方法，更详细地说，涉及半导体集成电路装置的接触插塞形成方法。

技术介绍

[0002]随着半导体集成电路装置的集成密度增加，对于纵横比(aspect ratio)大的接触插塞的要求也在提高。纵横比大的接触插塞可通过制作深接触孔的步骤和在所述深接触孔内均匀填隙(gap
‑
fill)导电膜的步骤构成。
[0003]然而，在深接触孔内填隙导电膜的工艺时，因为接触孔的结构性特性必然可出现空隙(void)及接缝(seam)。如此，插塞内的空隙及接缝是导致劣化互连布线(interconnection layer)的电特性的原因。

技术实现思路

[0004](要解决的问题)
[0005]本专利技术的实施例提供一种用于改善互连布线的电特性的半导体集成电路装置的接触插塞形成方法。
[0006](解决问题的手段)
[0007]本专利技术的一实施例的半导体集成电路装置的接触插塞形成方法，作为在基板处理装置内形成接触插本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体集成电路装置的接触插塞形成方法，作为在基板处理装置内形成接触插塞的方法，所述基板处理装置具有工艺腔室，所述工艺腔室在内部具有处理空间，并且包括基板支撑架和气体喷射部，所述基板支撑架位于所述处理空间的下部区域并放置半导体基板，所述气体喷射部位于所述处理空间的上部区域并且用于向所述半导体基板喷射气体，包括如下的步骤：对装载于所述处理空间内部的所述半导体基板的上部提供具有接触孔的层间绝缘膜；在所述接触孔内壁部及所述层间绝缘膜上部表面形成成核层；在所述接触孔下部区域的所述成核层上形成半本体层；在所述半本体层及暴露的所述成核层表面上形成抑制剂层；及在所述半本体层上部形成主本体层，以填充所述接触孔内部。2.根据权利要求1所述的半导体集成电路装置的接触插塞形成方法，其特征在于，所述成核层形成步骤为，供应含氢源及含钨源，通过ALD方式形成。3.根据权利要求1所述的半导体集成电路装置的接触插塞形成方法，其特征在于，所述半本体层形成步骤为，基于所述成核层，生长至所述接触孔的入口宽度的10至30％的厚度左右。4.根据权利要求1所述的半导体集成电路装置的接触插塞形成方法，其特征在于，所述抑制剂层形成步骤包括如下的步骤：通过PECVD方式将沿着所述接触孔内壁及层间绝缘膜形成的所述半本体层进行氮处理，进而反应氮自由基和暴露的所述半本体层。5.根据权利要求1所述的半导体集成电路装置的接触插塞形成方法，其特征在于，所述基板支撑架还包括边缘气体流道，...

【专利技术属性】
技术研发人员：尹元俊，鲜于埙，崔锡奎，韩泰晟，金东佑，朴振右，
申请(专利权)人：圆益IPS股份有限公司，
类型：发明
国别省市：