【技术实现步骤摘要】
半导体结构的形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
[0002]随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
[0004]目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
技术实现思路
[0005]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，进一步压缩目标图形之间的节距。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心层，包括第一区域、以及环绕所述第一区域的第二区域；对所述第二区域的核心层进行第一离子掺杂，适于提高所述核心层的耐刻蚀度，位于所述第二区域、掺杂有离子的所述核心层用于作为抗刻蚀层；形成沿第一方向贯穿至少部分所述第一区域的核心层的第一沟槽，与所述第一方向垂直的方向为第二方向，在所述第二方向上，所述第一沟槽的两侧保留有部分所述第一区域的核心层，用于作为牺牲层；在所述第一沟槽的侧壁上形成侧墙，使位于所述第一沟槽侧壁的所述侧墙围成第一凹槽；在进行第一离子掺杂以及形成所述侧墙之后，去除所述牺牲层，在所述抗刻蚀层中形成第二凹槽；其中，所述第一凹槽和第二凹槽中的任意一个或两个凹槽中，形成有沿第二方向延伸的分割层，所述分割层沿第一方向分割对应的凹槽；以所述抗刻蚀层和侧墙、以及所述分割层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的目标层，形成目标图形。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽中形成有第一分割层，所述第一分割层沿所述第二方向延伸，且所述第一分割层与所述第一凹槽的侧壁相接触。3.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述第一凹槽之后，去除所述牺牲层之前，在所述第一凹槽中形成所述第一分割层，所述第一分割层沿第一方向分割所述第一凹槽。4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的步骤包括：在所述第二区域的核心层以及所述牺牲层上形成支撑层；在所述支撑层中形成切割开口，所述切割开口沿第二方向横跨所述第一凹槽，且暴露出部分宽度的所述第一凹槽；在所述切割开口中形成所述第一分割层；去除所述支撑层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二凹槽中形成有第二分割层，所述第二分割层沿所述第二方向延伸，且沿第一方向分割所述第二凹槽。6.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述第一沟槽之后，且在去除所述牺牲层之前，形成所述第二分割层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第二分割层的步骤包括：在所述第二区域的核心层上形成分割掩膜层，所述分割掩膜层中形成有分割槽，沿所述第二方向所述分割槽横跨所述第一区域，且暴露出部分宽度的所述牺牲层；以所述分割掩膜层为掩膜，对所述分割槽暴露出的所述牺牲层进行第二离子掺杂，适于提高所述牺牲层的耐刻蚀度，掺杂有离子的所述牺牲层用于作为所述第二分割层。8.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述侧墙的步骤中，形成所述第二分割层；所述半导体结构的形成方法还包括：在形成所述核心层后，形成所述侧墙之前，形成沿第二方向贯穿所述第一区域的核心层的阻断槽，所述阻断槽沿第一方向分割第一区域的核心层；
形成所述第二分割层的步骤包括：在形成所述侧墙的步骤中，所述侧墙还填充于所述阻断槽中，位于所述阻断槽中的侧墙用于作为所述第二分割层。9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽的步骤中，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于所述第一侧壁的第二侧壁；沿所述第一方向，所述第一沟槽贯穿所述第一区域的核心层；或者，沿所述第一方向，所述第一沟槽贯穿所述...
【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。