半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法。半导体结构包括：衬底，衬底具有选择栅区域及控制栅区域；第一栅氧化层，位于选择栅区域的上表面；第二栅氧化层，位于控制栅区域的上表面；第二栅氧化层的厚度大于第一栅氧化层的厚度；选择栅极结构，位于第一栅氧化层的上表面；控制栅极结构，位于第二栅氧化层的上表面。本发明专利技术的半导体结构减薄了第一栅氧化层的厚度，能够降低选择栅晶体管的阈值电压，从而读操作时的电压切换较小，使得读操作功耗变小，从而能够提高读速度。能够提高读速度。能够提高读速度。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着集成电路技术的发展，出现了嵌入式闪存（Embedded Flash Memory，E
‑
Flash）技术，嵌入式闪存具有工作速度快、单元面积小、集成度高、可靠性好等优点，嵌入式闪存通常可以内嵌各种嵌入式芯片之中，嵌入式芯片可以包括汽车中的微控制器（Micro Controller Unit，MCU）芯片，用户识别（ Subscriber Identity Module，SIM）芯片、银行卡芯片等等。
[0003]传统技术中，嵌入式闪存通常包括多个闪存单元（cell），每个闪存单元包括一个选择栅晶体管（Select Gate Transistor）和一个控制栅晶体管（Control Gate Transistor），通过选择栅晶体管可以选定或者取消选定固定地址的闪存单元进行操作，控制栅晶体管即通常意义上存储“0/1”的单元，将选择栅晶体管与控制栅晶体管串联，并通过对选择栅晶体管以及控制栅晶体管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：衬底，所述衬底具有选择栅区域及控制栅区域；第一栅氧化层，位于所述选择栅区域的上表面；第二栅氧化层，位于所述控制栅区域的上表面；所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度；选择栅极结构，位于所述第一栅氧化层的上表面；控制栅极结构，位于所述第二栅氧化层的上表面。2.根据权利要求1所述的半导体结构，其特征在于，所述第一栅氧化层的厚度为30埃~90埃，所述第二栅氧化层的厚度为60埃~120埃。3.根据权利要求1所述的半导体结构，其特征在于，所述选择栅极结构包括：第一浮栅，位于所述第一栅氧化层的上表面；选择栅，位于所述第一浮栅上，且与所述第一浮栅相接触；所述控制栅极结构包括：第二浮栅，位于所述第二栅氧化层的上表面；第一栅间介质层，位于所述第二浮栅的上表面；控制栅，位于所述第一栅间介质层的上表面。4.根据权利要求3所述的半导体结构，其特征在于，所述选择栅极结构还包括第二栅间介质层，位于所述第一浮栅的上表面，所述第二栅间介质层内形成有开口，所述开口至少暴露出所述第一浮栅；所述选择栅位于所述第二栅间介质层的上表面，并填满所述开口。5.根据权利要求1至4中任一项所述的半导体结构，其特征在于，还包括：源区，位于所述衬底内，且位于所述控制栅极结构远离所述选择栅极结构的一侧；漏区，位于所述衬底内，且位于所述选择栅极结构远离所述控制栅极结构的一侧。6.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括：提供衬底，所述衬底具有选择栅区域及控制栅区域；于所述选择栅区域的上表面形成第一栅氧化层，并于所述控制栅区域的上表面形成第二栅氧化层；所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；于所述第一栅氧化层的上表面形成选择栅极结构，并于所述第二栅氧化层的上表面形成控制栅极结构。7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于...

【专利技术属性】
技术研发人员：沈安星，张有志，易舜，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：