封装后的目标电流自动修调电路和集成芯片制造技术

本实用新型专利技术属于集成芯片技术领域，尤其涉及一种封装后的目标电流自动修调电路和集成芯片，其中，目标电流自动修调电路包括基准电路、阻抗补偿电路、电压比较电路和逻辑修调电路，逻辑修调电路根据测试信号自动输出修调控制信号至阻抗补偿电路，从而使得阻抗补偿电路实现对封装铜线进行阻抗补偿，使得第二引脚的电压逐步上升至第一引脚的电压值，当两者相等时，逻辑修调电路接收到翻转后的预设电平，从而停止修调并锁定当前电阻值和当前的逻辑值，逻辑值可存入集成芯片内的寄存器，从而使得集成芯片修调至目标电流大小，不受封装铜线的影响，提高了修调精准度。提高了修调精准度。提高了修调精准度。

【技术实现步骤摘要】
封装后的目标电流自动修调电路和集成芯片


[0001]本技术属于集成芯片
，尤其涉及一种封装后的目标电流自动修调电路和集成芯片。

技术介绍

[0002]由于半导体产业飞速发展，晶圆厂产能已经日益不足，导致晶圆价格飞涨，这时芯片的测试成本开始显得重要。
[0003]传统芯片修调技术需依靠晶圆测试厂家的设备进行测试并烧调，且测试过程中，由于是还未封装状态，忽略了铜线阻抗等封装影响因素，修调结果与封装后存在偏差，导致修调精度下降。

技术实现思路

[0004]本技术的目的在于提供一种封装后的目标电流自动修调电路，旨在解决传统的修调方案在芯片未封装时进行修调，导致修调精度下降的问题。
[0005]本技术实施例的第一方面提出了一种封装后的目标电流自动修调电路，所述目标电流自动修调电路设置于封装结构的集成芯片内，所述集成芯片设置有第一引脚和第二引脚，所述第一引脚与封装结构的封装基底上的测试引脚直接连接，所述第二引脚通过集成芯片内的封装铜线与所述测试引脚连接，所述第二引脚为集成芯片的测试触点，所述测试引脚用于输入目标电流，所述目标电流自动修调电路包括：
[0006]基准电路，所述基准电路用于输出基准电压；
[0007]阻抗补偿电路，所述阻抗补偿电路的输入端与基准电路的输出端连接，所述阻抗补偿电路的输出端与所述第二引脚连接，所述阻抗补偿电路受修调控制信号触发修调内部补偿电阻的大小，以对所述第二引脚与所述测试引脚之间的封装铜线阻抗进行补偿，并输出对应大小的电压信号；
[0008]电压比较电路，所述电压比较电路的第一输入端与所述第一引脚连接，所述电压比较电路的第二输入端与所述阻抗补偿电路的输出端连接；
[0009]逻辑修调电路，所述逻辑修调电路的反馈端与所述电压比较电路的输出端连接，所述逻辑修调电路的输出端与所述阻抗补偿电路受控端连接，所述逻辑修调电路受测试信号输出变化的修调控制信号，并在所述电压比较电路的输出电平翻转至预设电平后锁定所述修调控制信号的大小，以锁定所述阻抗补偿电路的电阻值和当前修调控制信号的逻辑值。
[0010]可选地，所述封装后的目标电流自动修调电路还包括：
[0011]电流检测电路，所述电流检测电路分别与所述测试引脚、所述第一引脚和所述第二引脚连接，所述电流检测电路用于检测所述目标电流的电流方向并输出对应极性的电压信号至所述第一引脚和所述第二引脚。
[0012]可选地，所述阻抗补偿电路包括多个串联电阻以及与每一电阻两端对应连接的多
个开关管；
[0013]多个所述串联电阻的两端构成所述阻抗补偿电路的输入端和输出端，多个所述开关管的受控端用于输入所述修调控制信号并对应导通或者关断。
[0014]可选地，所述电压比较电路包括比较器，所述比较器的正相输入端与所述第二引脚连接，所述比较器的反相输入端与所述第一引脚连接，所述比较器的输出端与所述逻辑修调电路的反馈端连接。
[0015]可选地，所述逻辑修调电路包括预修调电路、熔断电路和逻辑门输出电路；
[0016]所述预修调电路的输入端和所述熔断电路的输入端共接并同时接收所述测试信号和所述电压比较电路的输出电平，所述预修调电路的输出端和所述熔断电路的输出端分别与所述逻辑门输出电路的输入端连接，所述逻辑门输出电路的输出端与所述阻抗补偿电路的受控端连接；
[0017]所述预修调电路，受控于所述测试信号触发输出预修调信号至所述逻辑门输出电路；
[0018]所述熔断电路，受控于所述电压比较电路的输出电平发生翻转时触发输出锁定控制信号至所述逻辑门输出电路；
[0019]所述逻辑门输出电路，用于将所述预修调信号输出至所述阻抗补偿电路，以使所述阻抗补偿电路的阻抗步进修调，以及将所述锁定控制信号输出至所述阻抗补偿电路，以锁定当前阻抗补偿电路的阻抗值。
[0020]可选地，所述预修调电路包括第一移位寄存器。
[0021]可选地，所述熔断电路包括熔丝；
[0022]所述熔丝受在所述电压比较电路的输出电平反生翻转时熔断，并输出锁定控制信号。
[0023]可选地，所述逻辑门输出电路包括多组逻辑门组，每一逻辑门组包括至少一个对应连接的逻辑门。
[0024]本技术实施例的第二方面提出了一种集成芯片，包括如上所述的封装后的目标电流自动修调电路。
[0025]可选地，所述集成芯片还包括一通用引脚，测试信号通过所述通用引脚输入；
[0026]或者所述集成芯片还包括一信号发生模块，所述信号发生模块与所述第一引脚或者使能引脚连接，所述信号发生模块受所述测试电流或者使能引脚的使能信号触发输出所述测试信号。
[0027]本技术实施例与现有技术相比存在的有益效果是：上述的目标电流自动修调电路通过设置基准电路、阻抗补偿电路、电压比较电路和逻辑修调电路，逻辑修调电路根据测试信号自动输出修调控制信号至阻抗补偿电路，从而使得阻抗补偿电路实现对封装铜线进行阻抗补偿，使得第二引脚的电压逐步上升至第一引脚的电压值，当两者相等时，逻辑修调电路接收到翻转后的预设电平，从而停止修调并锁定当前电阻值和当前的逻辑值，逻辑值可存入集成芯片内的寄存器，从而使得集成芯片修调至目标电流大小，不受封装铜线的影响，提高了修调精准度。
附图说明
[0028]图1为本技术实施例提供的封装结构的结构示意图；
[0029]图2为本技术实施例提供的目标电流自动修调电路的第一种结构示意图；
[0030]图3为本技术实施例提供的目标电流自动修调电路的第二种结构示意图；
[0031]图4为图2实施例提供的目标电流自动修调电路中阻抗补偿电路的电路示意图；
[0032]图5为本技术实施例提供的目标电流自动修调电路的第三种结构示意图；
[0033]图6为本技术实施例提供的预修调电路的电路示意图；
[0034]图7为本技术实施例提供的熔断电路的第一部分电路示意图；
[0035]图8为本技术实施例提供的熔断电路的第二部分电路示意图；
[0036]图9为本技术实施例提供的逻辑门输出电路的电路示意图；
[0037]图10为本技术实施例提供的电流检测电路的电路示意图。
具体实施方式
[0038]为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0039]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0040]本技术实施例的第一方面提出了一种封装后的目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装后的目标电流自动修调电路，所述目标电流自动修调电路设置于封装结构的集成芯片内，所述集成芯片设置有第一引脚和第二引脚，所述第一引脚与封装结构的封装基底上的测试引脚直接连接，所述第二引脚通过集成芯片内的封装铜线与所述测试引脚连接，所述第二引脚为集成芯片的测试触点，所述测试引脚用于输入目标电流，其特征在于，所述目标电流自动修调电路包括：基准电路，所述基准电路用于输出基准电压；阻抗补偿电路，所述阻抗补偿电路的输入端与基准电路的输出端连接，所述阻抗补偿电路的输出端与所述第二引脚连接，所述阻抗补偿电路受修调控制信号触发修调内部补偿电阻的大小，以对所述第二引脚与所述测试引脚之间的封装铜线阻抗进行补偿，并输出对应大小的电压信号；电压比较电路，所述电压比较电路的第一输入端与所述第一引脚连接，所述电压比较电路的第二输入端与所述阻抗补偿电路的输出端连接；逻辑修调电路，所述逻辑修调电路的反馈端与所述电压比较电路的输出端连接，所述逻辑修调电路的输出端与所述阻抗补偿电路受控端连接，所述逻辑修调电路受测试信号输出变化的修调控制信号，并在所述电压比较电路的输出电平翻转至预设电平后锁定所述修调控制信号的大小，以锁定所述阻抗补偿电路的电阻值和当前修调控制信号的逻辑值。2.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述封装后的目标电流自动修调电路还包括：电流检测电路，所述电流检测电路分别与所述测试引脚、所述第一引脚和所述第二引脚连接，所述电流检测电路用于检测所述目标电流的电流方向并输出对应极性的电压信号至所述第一引脚和所述第二引脚。3.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述阻抗补偿电路包括多个串联电阻以及与每一电阻两端对应连接的多个开关管；多个所述串联电阻的两端构成所述阻抗补偿电路的输入端和输出端，多个所述开关管的受控端用于输入所述修调控制信号并对应导通或者关断。4.如权利要求1所述的封装后的目标电流自动修调电路，其特征在于，所述电...

【专利技术属性】
技术研发人员：詹易霖，李国勋，黄英杰，
申请(专利权)人：深圳市迪浦电子有限公司，
类型：新型
国别省市：