一种具有低导通电阻和低开关损耗的SIC半导体功率器件制造技术

本发明专利技术公开了一种具有第一和第二类型栅沟槽，用于形成栅极和位于栅极下方、用作栅氧化层电场降低区的接地P屏蔽区的SiC沟槽式MOSFET。栅极位于底部具有厚氧化层的第一类型栅沟槽内，接地P屏蔽区围绕在完全被厚氧化层填充的第二类型栅沟槽的周围，并通过接地P区连接至源金属。此器件还进一步包括一个围绕第一类型栅沟槽的电流扩散层，以降低导通电阻。以降低导通电阻。以降低导通电阻。

【技术实现步骤摘要】
一种具有低导通电阻和低开关损耗的SIC半导体功率器件


[0001]本专利技术主要涉及半导体功率器件，更具体地，本专利技术涉及一种碳化硅(SiC)沟槽式MOSFET(金属氧化物半导体场效应晶体管)，其具有第一和第二类型栅沟槽结构，用于形成栅极和用作栅氧化层电场降低区(GOER)的接地P屏蔽区(PS)。该器件还进一步包括位于体区下方、围绕第一类型栅沟槽的电流扩散层，以获得更低的栅氧化层电场强度，更低的导通电阻，更小的栅
‑
漏电荷(Qgd)和更低的开关损耗。

技术介绍

[0002]由于SiC的物理特性，相比Si
‑
MOSFETs，SiC
‑
MOSFETs具有更高的击穿电压，更低的导通电阻和更快的开关速度。然而，SiC
‑
MOSFETs因SiC和栅氧化层间的界面态较差，需要较高的Vgs才能完全打开器件通道，因此相比Si
‑
MOSFETs，SiC
‑
MOSFETs具有更高的栅氧化层电场强度。例如，对于Si器件，Vgs＝10V能完全打开器件通道，但对于SiC器件而言，Vgs＝18V才能完全打开器件通道。Vgs越高，则栅氧化层电场强度会越高，从而导致可靠性问题。
[0003]另一个问题是，如图1所示，SiC器件沟槽底部生长的栅氧化层的厚度比沟槽侧壁薄的多(薄了约3～5倍)，这不仅会导致更大的Qgd，还会大大提高沟槽底部栅氧化层的电场强度。图1所示的器件结构与传统的Si沟槽式MOSFET类似，除了N+SiC衬底101和SiC外延层102，具有n+源区111和P体区110。填充栅电极105的栅沟槽103形成于外延层102中，且栅沟槽103的沟槽侧壁和沟槽底部分别热氧化生长栅氧化层109和106。由于SiC晶面中Si面沟槽底部的氧化速率最低，使得栅氧化层106的厚度薄于109。
[0004]因此，在半导体器件的设计和制造领域，特别是SiC沟槽式MOSFET的设计和制造领域，仍需要提供一种新型的单元结构、器件结构和制造方法可以解决以上所涉及的困难和限制，使得SiC沟槽式MOSFET具有更低的栅氧化层电场强度，获得更低的导通电阻，更小的Qgd和更低的开关损耗。

技术实现思路

[0005]本专利技术公开了一种新型的SiC沟槽式MOSFET，其具有第一和第二类型栅沟槽，用于形成栅极和用作栅氧化层电场降低区的接地P屏蔽区(PS)，其中栅极位于第一类型栅沟槽内，且第一类型栅沟槽的沟槽底部具有厚氧化层，接地PS区围绕在完全被厚氧化层填充的第二类型栅沟槽周围，且至少通过一个接地P区(GP)连接体区并连接至源金属。由于第二类型栅沟槽的沟槽宽度窄于第一类型栅沟槽，可将PS区的宽度设计的比第一类型栅沟槽窄。因此，两个相邻PS区之间的夹断效应被减弱，从而降低了导通电阻。该器件还进一步包括位于体区下方、围绕第一类型栅沟槽的电流扩散层(CSL)，以进一步避免两个相邻PS区之间的夹断效应，从而进一步降低导通电阻，其中，CSL的掺杂浓度(Ncs)高于外延层(Nepi)。由于器件的厚底部氧化层的存在，相比传统SiC MOSFET，本专利技术的SiC MOSFET具有更小的Qgd，并可进一步降低开关损耗。
[0006]本专利技术的一个方面，是公开了一种包含多个单元的SiC功率器件，其中每个单元均
位于有源区内，进一步包括：一个外延层，其具有第一导电类型，且位于衬底之上；至少一个条形栅沟槽，其被具有第一导电类型的源区所包围，源区位于具有第二导电类型的体区中，并接近外延层的上表面；每个条形栅沟槽都包括一个第一类型栅沟槽和一个第二类型栅沟槽；第一类型栅沟槽位于第二类型栅沟槽之上，且其沟槽宽度大于第二类型栅沟槽；一个栅极，位于第一类型栅沟槽内，并被位于第一类型栅沟槽底部的第一绝缘层和第一类型栅沟槽侧壁的第二绝缘层所包围；第一绝缘层的厚度大于第二绝缘层。一个P屏蔽区(PS)，用作栅氧化层电场降低区，其具有第二导电类型并围绕第二类型栅沟槽，其中第二类型栅沟槽完全被第一绝缘层所填充；至少一个接地P区(GP)，其具有第二导电类型，围绕第一类型栅沟槽的侧壁和底部，并连接体区和PS区；体区和源区，通过多个源接触区连接至源金属。因此，PS区与源金属通过接地GP区接地。
[0007]根据本专利技术的另一个方面，在一些优选实施例中，衬底具有第一导电类型。在另一些优选实施例中，衬底具有第一导电类型，还进一步包括：一个具有第二导电类型的PS区，用作栅氧化层电场降低区，其毗邻体区的下表面、并临近条形栅沟槽。在另一些优选实施例中，器件还进一步包括一个超级结结构，所述超级结结构包括位于衬底之上的、具有第二导电类型的P柱区。
[0008]根据本专利技术的另一个方面，在一些优选实施例中，衬底具有所述的第一导电类型，外延层为具有均匀掺杂浓度的单一外延层。在另一些优选实施例中，衬底具有第一导电类型，外延层为具有均匀掺杂浓度、且电阻率为R的单一外延层，所述沟槽式半导体功率器件还进一步包括一个具有第一导电类型、且电阻率为Rn的缓冲层，所述缓冲层位于衬底和外延层之间，其中R>Rn。在另一些优选实施例中，衬底具有第二导电类型，外延层为具有均匀掺杂浓度、且电阻率为R的单一外延层，所述沟槽式半导体功率器件还进一步包括一个具有第一导电类型、且电阻率为Rn的缓冲层，所述缓冲层位于衬底和外延层之间，其中R>Rn。
[0009]根据本专利技术的另一个方面，在一些优选实施例中，衬底具有第二导电类型，还进一步包括：一个缓冲层，其为第一导电类型，且位于衬底和外延层之间；以及多个位于衬底的、具有第一导电类型的重掺杂区域，形成多个交替的P+区和N+区。
[0010]根据本专利技术的另一个方面，还公开了一种SiC功率器件，还进一步包括，一个具有第一导电类型的电流扩散层(CSL)，其至少包围位于有源区内的第一类型栅沟槽的沟槽侧壁，其中CSL的掺杂浓度高于外延层。
[0011]根据本专利技术的另一个方面，在一些优选实施例中，超级结结构的P柱区可通过多外延法形成。在另一些优选实施例中，超级结结构的P柱区可通过在深沟槽中填充具有第二导电类型的外延层形成。
[0012]专利技术还公开了一种用于制造SiC功率器件的方法，其包括以下步骤：生长具有第一导电类型的外延层于具有第一导电类型的衬底之上，其中，外延层的掺杂浓度低于衬底；通过实施以下步骤形成第一类型和第二类型栅沟槽：
[0013](a)在外延层的上表面形成沟槽掩膜版，用于定义多个第一类型栅沟槽；
[0014](b)通过刻蚀沟槽掩膜版中的开放区域，在外延层中形成第一类型栅沟槽；
[0015](c)在第一类型栅沟槽的侧壁和底部形成一层介电层；
[0016](d)通过各向异性刻蚀去除第一类型栅沟槽的底部；
[0017](e)实施各向异性硅刻蚀，形成多个第二类型栅沟槽。
[0018]根据本专利技术的另一个方面，在一些优选实施例中，用于制造沟槽式半导体功率器件的方法，其进一步包括以下步骤：实施角度离子注入，将第二导电类本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种包含多个单元的SiC功率器件，其中每个单元均位于有源区内，进一步包括：一个外延层，其具有第一导电类型，且位于衬底之上；至少一个条形栅沟槽，其被具有所述第一导电类型的源区所包围，所述源区位于具有第二导电类型的体区中，并接近所述外延层的上表面；每个所述的条形栅沟槽都包括一个第一类型栅沟槽和一个第二类型栅沟槽；所述第一类型栅沟槽位于所述第二类型栅沟槽之上，且其沟槽宽度大于所述第二类型栅沟槽；一个栅极，位于所述的第一类型栅沟槽内，并被位于所述第一类型栅沟槽底部的第一绝缘层和所述第一类型栅沟槽侧壁的第二绝缘层所包围；所述第一绝缘层的厚度大于所述第二绝缘层。一个P屏蔽区，用作栅氧化层电场降低区，其具有第二导电类型并围绕所述的第二类型栅沟槽，其中所述的第二类型栅沟槽完全被所述第一绝缘层所填充；至少一个接地P区，其具有第二导电类型，围绕所述第一类型栅沟槽的侧壁和底部，并连接所述体区和所述P屏蔽区；所述体区和所述源区，通过多个源接触区连接至源金属。2.如权利要求1所述的SiC功率器件，其特征在于，所述衬底具有所述的第一导电类型。3.如权利要求1所述的SiC功率器件，其特征在于，所述衬底具有所述的第一导电类型，还进一步包括：一个具有所述第二导电类型的P屏蔽区，用作栅氧化层电场降低区，其毗邻所述体区的下表面、并临近所述的条形栅沟槽。4.如权利要求1所述的SiC功率器件，其进一步包括一个超级结结构，所述超级结结构包括位于所处衬底之上的、具有所述第二导电类型的P柱区。5.如权利要求4所述的SiC功率器件，其特征在于，所述衬底具有所述的第一导电类型，所述外延层为具有均匀掺杂浓度的单一外延层。6.如权利要求4所述的SiC功率器件，其特征在于，所述衬底具有所述第一导电类型，所述外延层为具有均匀掺杂浓度、且电阻率为R的单一外延层，所述沟槽式半导体功率器件还进一步包括一个具有第一导电类型、且电阻率为Rn的缓冲层，所述缓冲层位于所述衬底和所述外延层之间，其中R>Rn。7.如权利要求4所述的SiC功率器件，其特征在于，所述衬底具有所述第二导电类型，所述外延层为具有均匀掺杂浓度、且电阻率为R的单一外延层，所述沟槽式半导体功率器件还进一步包括一个具有第一导电类型、且电阻率为Rn的缓冲层，所述缓冲层位于衬底和所述外延层之间，其中R>Rn。8.如权利要求4所述的SiC功率器件，其特征在于，所述衬底具有所述第二导电类型，还进一步包括：一个缓冲层，其为所述第一导电类型，且位于所述衬底和所述外延层之间；以及多个位于所述衬底的、具有所述第...

【专利技术属性】
技术研发人员：徐琳，
申请(专利权)人：深圳市迪浦电子有限公司，
类型：发明
国别省市：