一种低温漂迟滞比较器制造技术

本发明专利技术公开一种低温漂迟滞比较器，属于模拟电路领域。所述低温漂迟滞比较器包括补偿电流产生模块和内部迟滞比较模块；所述补偿电流产生模块产生受工艺影响的补偿电流，将该模块产生的补偿电流提供给所述内部迟滞比较模块，所述内部迟滞比较模块能在实现迟滞传输特性的基础上，通过模块之间配合实现一种受工艺和温度影响低的低温漂迟滞比较器，针对宽温度范围的应用场景也能保证迟滞比较器的精确度。围的应用场景也能保证迟滞比较器的精确度。围的应用场景也能保证迟滞比较器的精确度。

【技术实现步骤摘要】
一种低温漂迟滞比较器


[0001]本专利技术涉及模拟电路
，特别涉及一种低温漂迟滞比较器。

技术介绍

[0002]使用一般比较器会出现在阈值点附近，由于噪声的影响会出现输出电平误触发现象。为应对噪声问题，使用迟滞比较器特有的传输特性，输出电压翻转时，此时输入电压对应有不同的正转折点电压和负转折点电压，通过迟滞比较器输出输入的双稳态特性，可以很好解决一般比较器出现输出电平误触发问题。
[0003]传统的迟滞比较器受工艺参数和温度影响较大，尤其在应用场景温度变化较大，工艺制程中工艺参数的影响较大时，常常会出现输入的正转折点电压或负转折点电压电平移位的现象，影响迟滞比较器的精确度。

技术实现思路

[0004]本专利技术的目的在于提供一种低温漂迟滞比较器，以解决传统迟滞比较器中受工艺和温度影响而精确度降低的问题。
[0005]为解决上述技术问题，本专利技术提供了一种低温漂迟滞比较器，包括补偿电流产生模块和内部迟滞比较模块，
[0006]所述补偿电流产生模块产生电流提供给所述内部迟滞比较模块；
[0007]所述内部迟滞比较模块实现输出电压的迟滞输出特性，降低受温度的影响。
[0008]可选的，所述补偿电流产生模块包括NMOS管MN1～MN4、PMOS管MP5～MP10、输入端电压V1和V2、运算放大器AMP1和AMP2；
[0009]运算放大器AMP1的正输入端连接输入端电压V1，负输入端连接NMOS管MN1的漏端，输出端连接PMOS管MP5的栅端；NMOS管MN1的漏端连接PMOS管MP5的漏端，栅端连接输入端电压V2；PMOS管MP5的源端连接PMOS管MP7的漏端；PMOS管MP7的栅端接自身漏端；PMOS管MP8的栅端连接PMOS管MP7的栅端，漏端连接NMOS管MN3的漏端；NMOS管MN3的栅端与NMOS管MN4的栅端连接；
[0010]运算放大器AMP2的正输入端连接相同的输入端电压V1，负输入端连接NMOS管MN2的漏端，输出端连接PMOS管MP6的栅端；NMOS管MN2的漏端连接PMOS管MP6的漏端，栅端连接相同的输入端电压V2；PMOS管MP6的源端连接PMOS管MP10的漏端；PMOS管MP10的栅端接自身漏端；PMOS管MP9的栅端连接PMOS管MP10的栅端，漏端连接NMOS管MN4的漏端；NMOS管MN4的栅端连接自身漏端。
[0011]可选的，所述NMOS管MN1～MN4的源端均接地；所述PMOS管MP7～MP10的源端均连接电源电压VDD。
[0012]可选的，所述内部迟滞比较模块包括NMOS管MN11～MN16、PMOS管MP17～MP22；
[0013]NMOS管MN11的漏端和栅端均接入所述补偿电流产生模块输出的补偿电流I1；NMOS管MN12的栅端连接NMOS管MN11的栅端，漏端连接NMOS管MN15的源端和NMOS管MN16的源端；
NMOS管MN13的漏端连接PMOS管MP17的漏端，栅端接其自身漏端；NMOS管MN14的漏端接PMOS管MP22的漏端，栅端接NMOS管MN13的栅端；NMOS管MN15的栅端连接参考电压VREF，漏端连接PMOS管MP20的漏端；NMOS管MN16的栅端连接输入电压VIN，漏端连接PMOS管MP19的漏端；
[0014]PMOS管MP17的栅端连接PMOS管MP18的漏端；PMOS管MP18的栅端接自身漏端；PMOS管MP19的漏端连接PMOS管MP21的漏端，栅端接PMOS管MP18的栅端；PMOS管MP20的漏端连接PMOS管MP18的漏端，栅端接PMOS管MP21的栅端；PMOS管MP21的漏端接自身栅端；PMOS管MP22的栅端接PMOS管MP21的漏端。
[0015]可选的，所述NMOS管MN11～MN14的源端均接地；所述PMOS管MP17～MP22的源端均接电源电压VDD。
[0016]在本专利技术提供的低温漂迟滞比较器，能够实现降低工艺和温度对迟滞比较器精度的影响，针对宽温度范围的应用场景也能保证迟滞比较器的精确度。
附图说明
[0017]图1是本专利技术提供的一种低温漂迟滞比较器中的补偿电流产生模块电路原理图；
[0018]图2是本专利技术提供的一种低温漂迟滞比较器中的内部迟滞比较模块电路原理图。
具体实施方式
[0019]以下结合附图和具体实施例对本专利技术提出的一种低温漂迟滞比较器作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0020]本专利技术提供一种低温漂迟滞比较器，包括补偿电流产生模块和内部迟滞比较模块；所述补偿电流产生模块产生的电流受工艺参数迁移率和栅氧层厚度影响较大，这些工艺参数受温度变化影响较大，即补偿电流产生模块的输出电流的精度受温度影响。所述补偿电流产生模块产生的电流提供给内部迟滞比较模块，所述内部迟滞比较模块可以实现输出电压的迟滞输出特性，所述补偿电流产生模块的电流经过所述内部迟滞比较模块能够实现降低输出电压受温度的影响，从而实现一种低温漂的迟滞比较器。
[0021]如图1所示为所述补偿电流产生模块的结构示意图，其整体电路具有比较好的对称性，包括NMOS管MN1～MN4、PMOS管MP5～MP10、输入端电压V1和V2、输出补偿电流I1、运算放大器AMP1和AMP2。输入电压V1与运算放大器AMP1的正输入端相连接，运算放大器AMP1的负输入端与NMOS管MN1的漏端相连接，运算放大器AMP1的输出端与PMOS管MP5的栅端相连接，输入电压V2与NMOS管MN1的栅端相连接。相对称的，相同的输入电压V1与运算放大器AMP2的正输入端相连接，运算放大器AMP2的负输入端与NMOS管MN2的漏端相连接，运算放大器AMP2的输出端与PMOS管MP6的栅端相连接，相同的输入电压V2与NMOS管MN2的栅端相连接。通过运算放大器AMP1和AMP2的箝位功能，使得NMOS管MN1的漏端电压和MN2的漏端电压大小都等于V。NMOS管MN1和MN2的个数分别为M1和M2(M1>0，M2>0)，通过控制输入电压V1的大小，使得NMOS管MN1的漏端电压和MN2的漏端电压足够小，保证NMOS管MN1和MN2工作在线性区，根据MOS晶体管线性区的电流公式，流过NMOS管MN1的电流I
MN1
为：
[0022][0023]上式中，μ
n
为电子迁移率，C
OX
为单位面积栅氧化层电容，为NMOS管MN1的宽长比，V
TH
为阈值电压，V
GS1
＝V2，V
DS1
＝V1，同样，流过NMOS管MN2的电流为：
[0024][0025]上式中，V
GS2
＝V2，V
DS2
＝V1，在相同工艺制程中，影响N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低温漂迟滞比较器，其特征在于，包括补偿电流产生模块和内部迟滞比较模块，所述补偿电流产生模块产生电流提供给所述内部迟滞比较模块；所述内部迟滞比较模块实现输出电压的迟滞输出特性，降低受温度的影响。2.如权利要求1所述的低温漂迟滞比较器，其特征在于，所述补偿电流产生模块包括NMOS管MN1～MN4、PMOS管MP5～MP10、输入端电压V1和V2、运算放大器AMP1和AMP2；运算放大器AMP1的正输入端连接输入端电压V1，负输入端连接NMOS管MN1的漏端，输出端连接PMOS管MP5的栅端；NMOS管MN1的漏端连接PMOS管MP5的漏端，栅端连接输入端电压V2；PMOS管MP5的源端连接PMOS管MP7的漏端；PMOS管MP7的栅端接自身漏端；PMOS管MP8的栅端连接PMOS管MP7的栅端，漏端连接NMOS管MN3的漏端；NMOS管MN3的栅端与NMOS管MN4的栅端连接；运算放大器AMP2的正输入端连接相同的输入端电压V1，负输入端连接NMOS管MN2的漏端，输出端连接PMOS管MP6的栅端；NMOS管MN2的漏端连接PMOS管MP6的漏端，栅端连接相同的输入端电压V2；PMOS管MP6的源端连接PMOS管MP10的漏端；PMOS管MP10的栅端接自身漏端；PMOS管MP9的栅端连接PMOS管MP10的栅端，漏端连接NMOS管MN4的漏端；NMOS管MN4的栅端连接自身漏端。3.如权利要求2所述的低温漂迟滞比较器，其特征在于，所...

【专利技术属性】
技术研发人员：黄东，邢向明，冯奕，唐茂洁，
申请(专利权)人：中科芯集成电路有限公司，
类型：发明
国别省市：