半导体结构及制备方法、三维存储器及存储系统技术方案

本公开提供了一种半导体结构及制备方法、三维存储器及存储系统，涉及半导体芯片技术领域，以降低栅线层被刻蚀掉而出现高阻或断路的风险。该半导体结构的制备方法包括：在基底上依次形成第一介质层、第一阻挡层、第一多晶硅层、第二阻挡层和初始叠层结构，初始叠层结构包括交替叠置的多个第二介质层和多个牺牲层。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。据的读取和写入操作。据的读取和写入操作。

【技术实现步骤摘要】
半导体结构及制备方法、三维存储器及存储系统


[0001]本公开涉及半导体芯片
，尤其涉及一种半导体结构及制备方法、三维存储器及存储系统。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在基底之上来提高存储密度。然而，在3D NAND的制造过程中的产品良率低。

技术实现思路

[0003]本公开的实施例提供一种半导体结构及制备方法、三维存储器及存储系统，以提高产品良率。
[0004]为达到上述目的，本公开的实施例采用如下技术方案：
[0005]一方面，提供一种半导体结构的制备方法。所述半导体结构的制备方法包括：在基底上形成第一介质层。在所述第一介质层远离所述基底的一侧形成第一阻挡层。在所述第一阻挡层远离所述基底的一侧形成第一多晶硅层。在所述第一多晶硅层远离所述基底的一侧形成第二阻挡层。在所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：在基底上形成第一介质层；在所述第一介质层远离所述基底的一侧形成第一阻挡层；在所述第一阻挡层远离所述基底的一侧形成第一多晶硅层；在所述第一多晶硅层远离所述基底的一侧形成第二阻挡层；在所述第二阻挡层远离所述基底的一侧形成初始叠层结构；所述初始叠层结构包括交替叠置的多个第二介质层和多个牺牲层。2.根据权利要求1所述的制备方法，其特征在于，沿垂直于所述基底的方向，所述第一阻挡层的厚度为1nm～5nm；和\或，所述第二阻挡层的厚度为1nm～5nm。3.根据权利要求1所述的制备方法，其特征在于，所述形成第一阻挡层包括：在所述第一介质层远离所述基底的一侧形成第一多晶硅薄膜；采用含氮气体对所述第一多晶硅薄膜进行处理，以形成所述第一阻挡层。4.根据权利要求1所述的制备方法，其特征在于，所述形成第二阻挡层包括：采用含氮气体对所述第一多晶硅层远离所述基底的表面进行处理，以形成所述第二阻挡层；或，在所述第一多晶硅层远离所述基底的一侧形成第二多晶硅薄膜；采用含氮气体对所述第二多晶硅薄膜进行处理，以形成所述第二阻挡层。5.根据权利要求1所述的制备方法，其特征在于，在形成所述第二阻挡层和形成所述初始叠层结构之间，还包括：在所述第二阻挡层远离所述基底的一侧形成第三介质层；在所述第三介质层远离所述基底的一侧形成第三阻挡层；在所述第三阻挡层远离所述基底的一侧形成第二多晶硅层；在所述第二多晶硅层远离所述基底的一侧形成第四阻挡层。6.根据权利要求5所述的制备方法，其特征在于，所述第三阻挡层的厚度为1nm～5nm；和\或，所述第四阻挡层的厚度为1nm～5nm。7.根据权利要求5所述的制备方法，其特征在于，所述形成第三阻挡层包括：在所述第三介质层远离所述基底的一侧形成第三多晶硅薄膜；采用含氮气体对所述第三多晶硅薄膜进行处理，以形成所述第三阻挡层。8.根据权利要求5所述的制备方法，其特征在于，所述形成第四阻挡层包括：采用含氮气体对所述第二多晶硅层远离所述基底的表面进行处理，以形成所述第四阻挡层；或，在所述第二多晶硅层远离所述基底的一侧形成第四多晶硅薄膜；采用含氮气体对所述第四多晶硅薄膜进行处理，以形成所述第四阻挡层。9.根据权利要求5～8中任一项所述的制备方法，其特征在于，所述在所述第二阻挡层远离所述基底的一侧形成初始叠层结构之后，还包括：形成贯穿所述初始叠层结构的沟道结构，所述沟道结构延伸至所述第一多晶硅层内；形成贯穿所述初始叠层结构的栅线缝隙；经由所述栅线缝隙去除所述牺牲层，形成牺牲间隙；对所述牺牲间隙及所述栅线缝隙底部的多晶硅进行氧化处理；
在所述牺牲间隙内形成栅极层；在所述栅线缝隙内形成栅线隔离结构。10.根据权利要求9所述的制备方法，其特征在于，所述形成贯穿所述初始叠层结构的沟道结构，包括：形成贯穿所述初始叠...

【专利技术属性】
技术研发人员：李兆松，高晶，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：