三维存储器及其制造方法技术

本公开实施例公开了一种三维存储器及其制造方法，所述方法包括：在衬底上依次形成第一半导体层和堆叠结构；形成贯穿所述堆叠结构、所述第一半导体层、且底部停留在所述衬底内的第一通孔；对所述第一通孔侧壁显露的所述第一半导体层执行第一氧化处理，形成第一氧化层；其中，沿所述第一通孔的径向，所述第一氧化层向所述第一通孔的轴心凸起；填充形成有所述第一氧化层的第一通孔，形成功能层；填充形成有所述功能层的第一通孔，形成沟道层；其中，所述沟道层与所述第一氧化层之间通过所述功能层间隔，所述沟道层的底部位于所述第一半导体层之上；去除所述衬底、所述第一氧化层以及部分所述功能层，以显露所述沟道层的底部。以显露所述沟道层的底部。以显露所述沟道层的底部。

【技术实现步骤摘要】
三维存储器及其制造方法


[0001]本公开实施例涉及存储器领域，尤其涉及一种三维存储器及其制造方法。

技术介绍

[0002]随着半导体制造工艺的不断提高，工艺特征尺寸越来越小，存储器件的储存密度越来越高。为了满足更高的存储密度需求，三维结构的存储器件被开发出来。3D NAND存储器因其写入速度快，擦除操作简单，具有更高的储存密度等优势，获得了广泛的应用。
[0003]相关技术中，通过刻蚀形成贯穿堆叠结构的多个通孔或沟槽，填充该多个通孔或沟槽，以形成相关功能结构。然而，随着存储器集成度和位密度的提高，堆叠结构的层数不断增加，刻蚀工艺的控制难度增加，多个通孔或沟槽在承载堆叠结构的基底结构中延伸，并在基底结构中形成多个深浅不一的凹槽(gouging)，导致多个通孔或沟槽的均匀性较差，进而导致相关功能结构的均匀性较差。因此，如何控制多个通孔或沟槽的深度，以提高多个通孔或沟槽的其均匀性，进而提高相关功能结构的均匀性，成为亟待解决的问题。

技术实现思路

[0004]有鉴于此，本公开实施例提供一种三维存储器及其制造方法。
[0005]根据本公开实施例的第一方面，提供一种三维存储器的制造方法，包括：
[0006]在衬底上依次形成第一半导体层和堆叠结构；
[0007]形成贯穿所述堆叠结构、所述第一半导体层、且底部停留在所述衬底内的第一通孔；
[0008]对所述第一通孔侧壁显露的所述第一半导体层执行第一氧化处理，形成第一氧化层；其中，沿所述第一通孔的径向，所述第一氧化层向所述第一通孔的轴心凸起；
[0009]填充形成有所述第一氧化层的第一通孔，形成功能层；
[0010]填充形成有所述功能层的第一通孔，形成沟道层；其中，所述沟道层与所述第一氧化层之间通过所述功能层间隔，所述沟道层的底部位于所述第一半导体层之上；
[0011]去除所述衬底、所述第一氧化层以及部分所述功能层，以显露所述沟道层的底部。
[0012]根据本公开实施例的第二方面，提供一种三维存储器，包括：
[0013]第一半导体层；
[0014]叠层结构，位于所述第一半导体层之上；
[0015]至少两个存储结构，贯穿所述叠层结构，且与所述第一半导体层电连接；其中，每个所述存储结构包括沟道层，每个所述存储结构的沟道层的底部基本平齐。
[0016]本公开实施例中，通过对第一通孔侧壁显露的第一半导体层执行第一氧化处理，形成第一氧化层，由于第一氧化层向第一通孔的轴心凸起，可使得贯穿第一半导体层位置处的第一通孔部分封口或完全封口。
[0017]本公开实施例中，即使第一通孔延伸至衬底中并在衬底中形成深浅不一的凹槽，由于贯穿第一半导体层位置处的第一通孔部分封口或完全封口，沟道层与第一氧化层之间
通过功能层间隔，沟道层的底部位于第一半导体层之上，即沟道层不会延伸至衬底中的凹槽中。
[0018]后续通过去除衬底、第一氧化层以及部分功能层，以显露沟道层的底部时，可仅保留位于第一半导体层之上的功能层和沟道层，实际用于填充的通孔(即最终保留有功能层和沟道层的通孔)位于第一半导体层之上，衬底中形成的凹槽不会对实际用于填充的通孔产生影响，如此，可控制实际用于填充的通孔的深度，以保证实际用于填充的通孔深度的均匀性，进而提高形成在该通孔内的功能结构高度的均匀性，有利于提高三维存储器的操作性能。
附图说明
[0019]图1a和图1b是根据一示例性实施例示出的一种三维存储器的制作方法的结构示意图；
[0020]图2是根据本公开实施例示出的一种三维存储器的制造方法的流程示意图；
[0021]图3至图13是根据本公开实施例示出的一种三维存储器的制作方法的结构示意图；
[0022]图14至图30是根据本公开实施例示出的另一种三维存储器的制作方法的结构示意图；
[0023]图31是根据本公开实施例示出的一种三维存储器的结构示意图；
[0024]图32是根据本公开实施例示出的另一种三维存储器的结构示意图。
具体实施方式
[0025]下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0026]在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
[0027]可以理解的是，本公开的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
[0028]在本公开实施例中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0029]在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。
[0030]需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任
意组合。
[0031]图1a是根据一示例性实施例示出的一种三维存储器的制作方法的结构示意图。参照图1a所示，三维存储器的制作至少包括以下步骤：
[0032]步骤一：在基底结构上形成堆叠结构；其中，堆叠结构包括交替堆叠设置的绝缘层和牺牲层。
[0033]示例性地，参照图1a所示，基底结构包括：衬底10和半导体层11。在一些实施例中，基底结构还可包括：电介质层，位于衬底10和半导体层11之间。堆叠结构包括：交替堆叠设置的绝缘层12和牺牲层13。
[0034]步骤二：形成贯穿堆叠结构的通孔或沟槽。
[0035]示例性地，参照图1a所示，利用干法和/或湿法刻蚀工艺形成贯穿堆叠结构的通孔14，通孔14可朝向基底结构的方向延伸。在一具体示例中，可基于通孔14继续向下刻蚀，使得通孔14延伸至衬底10，并在衬底10中形成凹槽(gouging)，该延伸至衬底的通孔可作为三维存储器的沟道孔(Channel Hole，CH)。
[0036]步骤三：形成填充通孔或沟槽的功能结构。
[0037]示例性地，通过向通孔或沟槽中填充电介质材料和/或绝缘材料和/或半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制造方法，其特征在于，包括：在衬底上依次形成第一半导体层和堆叠结构；形成贯穿所述堆叠结构、所述第一半导体层、且底部停留在所述衬底内的第一通孔；对所述第一通孔侧壁显露的所述第一半导体层执行第一氧化处理，形成第一氧化层；其中，沿所述第一通孔的径向，所述第一氧化层向所述第一通孔的轴心凸起；填充形成有所述第一氧化层的第一通孔，形成功能层；填充形成有所述功能层的第一通孔，形成沟道层；其中，所述沟道层与所述第一氧化层之间通过所述功能层间隔，所述沟道层的底部位于所述第一半导体层之上；去除所述衬底、所述第一氧化层以及部分所述功能层，以显露所述沟道层的底部。2.根据权利要求1所述的方法，其特征在于，所述第一半导体层包括：第一掺杂半导体层；所述在衬底上依次形成第一半导体层和堆叠结构，包括：在所述衬底上形成第一半导体材料层；对所述第一半导体材料层执行掺杂处理，以形成所述第一掺杂半导体层。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：形成第二半导体层，其中，所述第二半导体层位于所述第一半导体层和所述堆叠结构之间；所述去除所述衬底、所述第一氧化层以及部分功能层，以显露所述沟道层的底部，包括：执行第一刻蚀，去除所述衬底，以显露所述第一氧化层或所述功能层；执行第二刻蚀，去除所述第一氧化层以及部分所述功能层，以显露所述沟道层的底部和所述第二半导体层。4.根据权利要求3所述的方法，其特征在于，所述形成贯穿所述堆叠结构、所述第一半导体层、且底部停留在所述衬底内的第一通孔，包括：形成贯穿所述堆叠结构、所述第二半导体层、所述第一半导体层、且底部停留在所述衬底内的所述第一通孔；所述方法还包括：在形成所述第一通孔之前，对所述第二半导体层执行预处理；其中，所述预处理用于减小所述第二半导体层的氧化速率；在形成所述第一通孔之后，对所述第一通孔侧壁显露的所述第二半导体层执行第二氧化处理，形成第二氧化层；其中，沿所述第一通孔的径向，所述第二氧化层的宽度小于所述第一氧化层的宽度；所述第二氧化处理与所述第一氧化处理同时进行。5.根据权利要求4所述的方法，其特征在于，所述第二半导体层包括：第二掺杂半导体层；所述形成第二半导体层，包括：形成第二半导体材料层；所述对所述第二半导体层执行预处理，包括：对所述第二半导体材料层执行原位掺杂处理，以形成所述第二掺杂半导体层。6.根据权利要求5所述的方法，其特征在于，所述第二半导体层还包括：第二本征半导
体层；所述形成第二半导体层，还包括：在所述第二掺杂半导体层上形成所述第二本征半导体层。7.根据权利要求3所述的方法，其特征在于，所述第一半导体层的厚度大于所述第二半导...

【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，吴双双，孔翠翠，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：