半导体器件的形成方法及半导体器件技术

本申请实施例提供一种半导体器件的形成方法及半导体器件；其中，方法包括：提供衬底，所述衬底包括阱区和非阱区；在所述阱区和所述非阱区上形成间隔排布的导电层叠结构；在所述导电层叠结构上形成导电连接层，所述导电连接层连接所述阱区的导电层叠结构，所述导电连接层不与所述非阱区的导电层叠结构连接；其中，所述阱区、所述导电层叠结构和所述导电连接层形成测试结构。形成测试结构。形成测试结构。

【技术实现步骤摘要】
半导体器件的形成方法及半导体器件


[0001]本申请实施例涉及半导体
，涉及但不限于一种半导体器件的形成方法及半导体器件。

技术介绍

[0002]随着半导体行业的发展，动态随机存取存储器(Dynamic Random Access Memory，DRAM)器件的关键尺寸不断减小，DRAM器件中由于金属的等离子体刻蚀工艺造成的等离子体损伤机制，对器件的可靠性影响越来越明显。

技术实现思路

[0003]有鉴于此，本申请实施例提供一种半导体器件的形成方法及半导体器件。
[0004]第一方面，本申请实施例提供一种半导体器件的形成方法，所述方法包括：
[0005]提供衬底，所述衬底包括阱区和非阱区；
[0006]在所述阱区和所述非阱区上形成间隔排布的导电层叠结构；
[0007]在所述导电层叠结构上形成导电连接层，所述导电连接层连接所述阱区的导电层叠结构，所述导电连接层不与所述非阱区的导电层叠结构连接；其中，所述阱区、所述导电层叠结构和所述导电连接层形成测试结构。
[0008]在一些实施例中，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，所述方法包括：提供衬底，所述衬底包括阱区和非阱区；在所述阱区和所述非阱区上形成间隔排布的导电层叠结构；在所述导电层叠结构上形成导电连接层，所述导电连接层连接所述阱区的导电层叠结构，所述导电连接层不与所述非阱区的导电层叠结构连接；其中，所述阱区、所述导电层叠结构和所述导电连接层形成测试结构。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述阱区形成晶体管；在所述阱区和所述非阱区上形成间隔排布的导电层叠结构，包括：同时在所述晶体管上形成与所述晶体管的栅极连接的第一导电层叠结构和在所述非阱区上形成与所述第一导电层叠结构间隔的第二导电层叠结构，所述导电连接层通过所述第一导电层叠结构与所述晶体管连接。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：在所述阱区形成与所述阱区反型掺杂的有源区；所述在所述阱区和所述非阱区上形成间隔排布的导电层叠结构，还包括：在所述有源区上形成与所述第二导电层叠结构间隔的第三导电层叠结构，所述导电连接层通过所述第三导电层叠结构与所述有源区连接。4.根据权利要求3所述的方法，其特征在于，所述阱区包括间隔排布的第一阱区和第二阱区，所述晶体管形成在所述第一阱区，所述有源区形成在所述第二阱区；所述晶体管和所述有源区之间具有隔离结构。5.根据权利要求3所述的方法，其特征在于，在所述阱区和所述非阱区上形成间隔排布的导电层叠结构，包括：在所述衬底上形成第一介质层，所述第一介质层覆盖所述晶体管、所述有源区和所述非阱区；图形化所述第一介质层，在所述阱区上的所述第一介质层中形成至少两个第一通孔，所述第一通孔分别暴露所述晶体管的栅极和所述有源区；在所述第一介质层上形成第一初始导电层，图形化所述第一初始导电层，形成第一栅极导电层、第一有源导电层和第一非阱导电层，其中，所述第一栅极导电层通过第一通孔与所述晶体管的栅极连接，所述第一有源导电层通过第一通孔与所述有源区连接；在所述第一栅极导电层、所述第一有源导电层和所述第一非阱导电层上形成第二介质层，并图形化所述第二介质层，在所述第二介质层中形成多个第二通孔，所述第二通孔分别暴露所述第一栅极导电层、所述第一有源导电层和所述第一非阱导电层；在所述第二介质层上形成第二初始导电层，图形化所述第二初始导电层，形成分别通过所述第二通孔与所述第一栅极导电层连接的第二栅极导电层、与所述第一有源导电层连接的第二有源导电层和与所述第一非阱导电层连接的第二非阱导电层；在所述第二栅极导电层、所述第二有源导电层和所述第二非阱导电层上形成第三介质层，并图形化所述第三介质层，在所述第三介质层中形成多个第三通孔，所述第三通孔分别暴露所述第二栅极导电层、所述第二有源导电层和所述第二非阱导电层；在所述第三介质层上形成第三初始导电层，图形化所述第三初始导电层，形成分别通
过所述第三通孔与所述第二栅极导电层连接的第三栅极导电层、与所述第二有源导电层连接的第三有源导电层和与所述第二非阱导电层连接的第三非阱导电层；其中，与所述晶体管的栅极连接的所述第一栅极导电层、所述第二栅极导电层和所述第三栅极导电层构成所述第一导电层叠结构；与所述有源区连接的所述第一有源导电层、所述第二有源导电层和所述第三有源导电层构成所述第三导电层叠结构；所述第一非阱导电层、所述第二非阱导电层和所述第三非阱导电层构成所述第二导电层叠结构。6.根据权利要求5所述的方法，其特征在于，所述方法还包括：在形成所述第一初始导电层之后，部分去除所述阱区上的所述第一初始导电层，在形成所述第二初始导电层之后，部分去除所述阱区上的所述第二初始导电层，在形成所述第三初始导电层之后，部分去除所述阱区上的所述第三初始导电层，使得在垂直于所述衬底的方向上，所述第二导电层叠结构的高度大于所述第一导电层叠结构和所述第三导电层叠结构的高度。7.根据权利要求3所述的方法，其特征在于，在所述阱区和所述非阱区上形成间隔排布的导电层叠结构，包括：在所述衬底上形成第一介质层，所述第一介质层覆盖所述晶体管、所述有源区和所述非阱区；图形化所述第一介质层，在所述阱区上的所述第一介质层中形成至少两个第一通孔，所述第一通孔分别暴露所述晶体管的栅极和所述有源区；在所述第一介质层上形成第一初始介质层，图形化所述第一初始介质层，在所述第一初始介质层中形成多个第一凹槽，在所述阱区上的所述第一凹槽暴露出所述第一通孔，所述非阱区上的所述第一凹槽暴露出所述第一介质层；填充所述第一凹...

【专利技术属性】
技术研发人员：朱黄霞，李雄，郭肖林，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：