半导体存储装置及其制作方法制造方法及图纸

本发明专利技术公开了半导体存储装置及其制作方法，制作方法包括以下步骤。首先，提供衬底，衬底上形成多个有源区，并于衬底内形成浅沟槽隔离，围绕所有的有源区。接着，于衬底内形成多条栅极沟槽，穿过浅沟槽隔离以及有源区。然后，于衬底上形成半导体层，覆盖各栅极沟槽的表面，以及，将半导体层氧化为氧化层。而后，于衬底内形成多个栅极结构，各栅极结构分别填满各栅极沟槽，并与浅沟槽隔离以及有源区交错。由此，可改善有源区之间空隙较大而衍生的接缝问题，提升所制作的半导体存储装置的可靠性。升所制作的半导体存储装置的可靠性。升所制作的半导体存储装置的可靠性。

【技术实现步骤摘要】
半导体存储装置及其制作方法


[0001]本专利技术系关于一种半导体装置及其制作方法，特别是一种半导体存储装置及其制作方法。

技术介绍

[0002]随着半导体装置微小化以及集成电路的复杂化，组件的尺寸不断地减小，结构亦不断地变化，因此，维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中，多半是在衬底上定义出多个有源区域作为基础，再于所述有源区域上形成所需组件。一般来说，在具有埋藏式栅极的半导体存储装置中，受惠于埋藏式栅极下方的沟道具有相对较长的长度，由电容器引起的电流泄漏得以被减少或避免。具有埋藏式栅极的半导体存储装置包括晶体管器件和电荷存储器件，其串联组成存储单元能够在操作期间接收来自位线和字线的信号。然而，由于制造技术的限制，许多缺陷形成在具有埋藏式栅极的存储单元中。因此，现有技术还待进一步改良以有效提升相关半导体存储装置的效能及可靠度。

技术实现思路

[0003]本专利技术之一目的在于提供一种半导体存储装置及其制作方法，系于形成字线时通过额外的沉积制作工艺以及氧化制作工艺于栅极沟槽内形成氧化层，以改善有源区之间空隙较大而衍生的接缝问题，进而有效地提升所制作的半导体存储装置的可靠性。
[0004]为达上述目的，本专利技术之一实施例提供一种半导体存储装置的制作方法，包括以下步骤。首先，提供衬底，所述衬底上形成多个有源区，所述有源区彼此平行且交替地沿着第一方向延伸。于所述衬底内形成浅沟槽隔离，围绕所有的所述有源区。于所述衬底内形成多条栅极沟槽，各所述栅极沟槽彼此平行地沿着第二方向延伸并穿过所述浅沟槽隔离以及所述有源区。于所述衬底上形成半导体层，所述半导体层覆盖各所述栅极沟槽以及所述衬底的表面。然后，将所述半导体层氧化为氧化层，所述氧化层覆盖各所述栅极沟槽的表面。最后，于所述衬底内形成多个栅极结构，各所述栅极结构分别填满各所述栅极沟槽，并与所述浅沟槽隔离以及所述有源区交错。
[0005]为达上述目的，本专利技术之一实施例提供一种半导体存储装置，包括衬底、浅沟槽隔离、多个栅极结构以及氧化层。所述衬底包括多个有源区彼此平行且交替地沿着第一方向延伸。所述浅沟槽隔离设置于所述衬底内并围绕所有的所述有源区。所述栅极结构设置于所述衬底内，各所述栅极结构彼此平行地沿着第二方向延伸并与所述浅沟槽隔离以及所述有源区交错。其中，各所述栅极结构包括依序堆迭的栅极介电层、栅极电极层以及盖层，所述栅极介电层接触所述有源区的部分的厚度大于所述栅极介电层接触所述浅沟槽隔离的部分的厚度。所述氧化层设置于各所述栅极结构与各所述有源区之间、各所述栅极结构与所述浅沟槽隔离之间。
附图说明
[0006]所附图示提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。须注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
[0007]图1至图6所绘示为根据本专利技术一实施例之半导体存储装置的制作方法的示意图，其中：
[0008]图1为半导体存储装置于形成栅极沟槽后的俯视示意图；
[0009]图2为图1沿着切线A
‑
A
’
的剖面示意图；以及
[0010]图3为半导体存储装置于形成半导体层后的剖面示意图；
[0011]图4为半导体存储装置于形成氧化材料层后的剖面示意图；
[0012]图5为半导体存储装置于形成氧化层后的剖面示意图；以及
[0013]图6为半导体存储装置于形成栅极结构后的剖面示意图。
[0014]图7至图8所绘示为根据本专利技术另一实施例之半导体存储装置的制作方法的示意图，其中：
[0015]图7为半导体存储装置于形成氧化层后的剖面示意图；以及
[0016]图8为半导体存储装置于形成栅极结构后的剖面示意图。
[0017]图9所绘示为根据本专利技术另一实施例之半导体存储装置的制作方法的示意图。
[0018]其中，附图标记说明如下：
[0019]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0020]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区
[0021]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离
[0022]120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极沟槽
[0023]130
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电层
[0024]131
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化硅层
[0025]133
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅层
[0026]135
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化硅层
[0027]140
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体层
[0028]150
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化材料层
[0029]155、355
ꢀꢀꢀꢀꢀꢀ
氧化层
[0030]160、360
ꢀꢀꢀꢀꢀꢀ
栅极结构
[0031]161、361、461
ꢀꢀ
介电层
[0032]163、363
ꢀꢀꢀꢀꢀꢀꢀ
栅极绝缘层
[0033]165、365
ꢀꢀꢀꢀꢀꢀꢀ
栅极电极层
[0034]167、367
ꢀꢀꢀꢀꢀꢀꢀ
盖层
[0035]200、400、500
ꢀꢀ
半导体存储装置
[0036]461a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底部
[0037]d1、d2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
深度
[0038]D1、D2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
方向
[0039]g1、g2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
间隔
[0040]T1、T2、T3
ꢀꢀꢀꢀꢀ
厚度
[0041]T4、T5
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
厚度
[0042]P1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氧化制作工艺
[0043]P2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
回蚀刻制作工艺
[0044]w1、w2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
宽度
具体实施方式
[0045]为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。熟习本专利技术所属领域的技术人员能在不脱离本专利技术的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
[0046]请参照图1至图6，所绘示者为本专利技术一实施例之半导体存储装置200的制作方法的步骤示意图，其中图1为半导体存储装置200于制作阶段中的俯视示意图，图2至图6则为半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置的制作方法，其特征在于包括：提供衬底，所述衬底上形成多个有源区，所述有源区彼此平行且交替地沿着第一方向延伸；于所述衬底内形成浅沟槽隔离，围绕所有的所述有源区；于所述衬底内形成多条栅极沟槽，各所述栅极沟槽彼此平行地沿着第二方向延伸并穿过所述浅沟槽隔离以及所述有源区；于所述衬底上形成半导体层，所述半导体层覆盖各所述栅极沟槽以及所述衬底的表面；将所述半导体层氧化为氧化层，所述氧化层覆盖各所述栅极沟槽的表面；以及于所述衬底内形成多个栅极结构，各所述栅极结构分别填满各所述栅极沟槽，并与所述浅沟槽隔离以及所述有源区交错。2.根据权利要求1所述的半导体存储装置的制作方法，其特征在于，所述氧化层的厚度大于所述半导体层的厚度。3.根据权利要求1所述的半导体存储装置的制作方法，其特征在于，还包括：于所述半导体层上形成氧化材料层，所述氧化材料层与所述浅沟槽隔离包括相同的材质；以及进行热氧化制作工艺，将所述半导体层以及所述氧化材料层一并氧化形成所述氧化层。4.根据权利要求3所述的半导体存储装置的制作方法，其特征在于，于所述氧化层形成后再形成所述栅极结构。5.根据权利要求3所述的半导体存储装置的制作方法，其特征在于，所述氧化层覆盖各所述栅极沟槽的两相对侧壁的表面以及底面。6.根据权利要求5所述的半导体存储装置的制作方法，其特征在于，各所述栅极结构的底部直接接触所述氧化物层。7.根据权利要求5所述的半导体存储装置的制作方法，其特征在于，还包括：于所述热氧化制作工艺后，进行回蚀刻制作工艺，移除覆盖在各所述栅极沟槽的所述底面的所述氧化物层。8.根据权利要求7所述的半导体存储装置的制作方法，其特征在于，各所述栅极结构的底部直接接触所述浅沟槽隔离。9.根据权利要求7所述的半导体存储装置的制作方法，其特征在于，还包括：于所述回蚀刻制作工艺后，进行另一热氧化制作工艺，形成所述栅极介电层，所述栅极介电层接触所述有源区的部分的厚度大于...

【专利技术属性】
技术研发人员：张钦福，汪超，童宇诚，冯立伟，吴家伟，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：