半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，其中半导体器件包括：衬底，衬底上形成有暴露于衬底表面的连接焊盘；位于连接焊盘上方的电容器下电极层，电容器下电极层的底面与连接焊盘接触；位于电容器下电极层的两侧侧壁外围的刻蚀停止层、第一模层以及从下至上间隔设置的多个支撑层，其中最下方的第一支撑层完整地支撑于相邻两个电容器下电极层的相对两个侧壁之间，第一模层位于第一支撑层下方，刻蚀停止层位于第一模层下方，电容器下电极层位于第一模层所在高度处的孔径大于其他部分。本发明专利技术能够不增加电容器高度的情况下提高电容器容量。够不增加电容器高度的情况下提高电容器容量。够不增加电容器高度的情况下提高电容器容量。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种动态随机存取存储器(DRAM)及其制造方法。

技术介绍

[0002]随着DRAM器件的加工工艺不断进步，器件尺寸越来越小。而要使DRAM器件中的电容拥有足够大的容量，常用方法是提高电容器极板高度。但是，电容器极板高度的增加，会增加极板崩塌的风险。因此，电容器极板高度不可能无限制地增高。当极板高度达到一定值后，如何进一步提高电容器的容量，成为一个亟需解决的问题。

技术实现思路

[0003]为解决上述问题，本专利技术提供了一种半导体器件及其制造方法，能够增加电容器的下电极层表面积。
[0004]第一方面，本专利技术提供一种半导体器件的制造方法，包括：
[0005]提供衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间填充有绝缘介质；
[0006]在所述衬底上表面形成刻蚀停止层；
[0007]在所述刻蚀停止层上形成间隔设置的数量相等的多个模层和多个支撑层，每个模层上方分别有对应的支撑层；
[0008]使用干法刻蚀工艺对所述刻蚀停止层、多个模层和多个支撑层进行刻蚀，以形成暴露所述连接焊盘上表面的开口；
[0009]在形成的所述开口内进行湿法刻蚀，其中位于最下方的第一模层的湿法刻蚀宽度大于所述第一模层上方的各模层的湿法刻蚀宽度；
[0010]在湿法刻蚀后的所述开口内形成电容器下电极层；
[0011]去除所述第一模层上方的各模层。
[0012]可选地，使用金属溅射工艺形成电容器下电极层。
[0013]可选地，其中去除所述第一模层上方的任意一层模层包括：
[0014]使用干法刻蚀工艺部分地刻蚀位于模层上方的支撑层；
[0015]使用湿法刻蚀工艺完全去除所述支撑层下方的模层。
[0016]可选地，各模层使用掺杂的硼磷硅玻璃(BPSG)，其中位于最下方的第一模层的掺杂浓度高于其他模层。
[0017]可选地，各支撑层使用氮化硅(SiN)，所述刻蚀停止层使用掺硼的氮化硅(SiBN)。
[0018]可选地，所述连接焊盘的材料包括钨(W)。
[0019]可选地，所述电容器下电极层包括氮化钛(TiN)。
[0020]第二方面，本专利技术提供一种半导体器件，包括：
[0021]衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间
填充有绝缘介质；
[0022]位于所述连接焊盘上方的电容器下电极层，所述电容器下电极层的底面与所述连接焊盘接触；
[0023]位于所述电容器下电极层的两侧侧壁外围的刻蚀停止层、第一模层以及从下至上间隔设置的多个支撑层，其中最下方的第一支撑层完整地支撑于相邻两个电容器下电极层的相对两个侧壁之间，所述第一模层位于所述第一支撑层下方，所述刻蚀停止层位于所述第一模层下方。
[0024]可选地，所述电容器下电极层位于所述第一模层所在高度处的孔径大于其他部分。
[0025]可选地，所述半导体器件为DRAM。
[0026]本专利技术提供的半导体器件及其制备方法，由于电容器下电极层位于第一模层所在高度处的孔径大于其他部分，因此增大了下电极的表面积，进而可以增加电容器的容量。另外，保留了位于最下方的第一支撑层及其下方的第一模层，可以使得电容器结构更稳定，防止倒塌。
附图说明
[0027]图1为本专利技术一实施例提供的半导体器件的剖面结构示意图；
[0028]图2-图6为本专利技术一实施例提供的半导体器件的制造方法各步骤中对应的剖面结构示意图。
具体实施方式
[0029]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0030]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0031]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0032]本专利技术实施例提供一种半导体器件，图1示出了半导体器件的剖面结构，该半导体器件可以应用于DRAM等多种存储器。如图1所示，该半导体器件包括衬底，衬底上经过前段工艺已经形成了DRAM的其他部件和必要的互连结构，其他部件包括BCAT(掩埋沟道阵列晶体管)，互连结构包括位线结构以及用于连接电容器下电极的连接焊盘(landing pad)101
以及位于连接焊盘下方的接触插塞(未示出)，不同的连接焊盘101之间填充有绝缘介质102。在连接焊盘101上方形成有电容器下电极层110，电容器下电极层110的底面与连接焊盘101接触，电容器下电极层110还具有左右两侧侧壁，在电容器下电极层110左右两侧侧壁外围环绕有刻蚀停止层103、第一模层104以及从下至上间隔设置的多个支撑层，支撑层从下至上可以依次称为第一支撑层，第二支撑层，第三支撑层，以此类推。例如本实施例中，包括第一支撑层105、第二支撑层107和第三支撑层109。其中最下方的第一支撑层105在相邻两个电容器下电极层的相对两个侧壁之间是连续的，即第一支撑层105完整地支撑于相邻两个电容器下电极层110的相对两个侧壁之间。而第一支撑层105上方的第二支撑层107和第三支撑层109被部分刻蚀过。第一模层104位于第一支撑层105下方，刻蚀停止层103位于第一模层104下方。参考图1可以看出，电容器下电极层110位于第一模层104所在高度处的孔径大于其他部分。
[0033]作为一种实施方式，衬底上形成的连接焊盘101的材料包括钨(W)。其中的刻蚀停止层103使用掺硼的氮化硅(SiBN)，具有相对于SiN来说更高的刻蚀速度。第一模层104可以为高掺杂浓度的硼磷硅玻璃(BPSG)。第一支撑层105、第二支撑层107和第三支撑层109使用氮化硅(SiN)。电容器下电极层110的材料可以使用氮化钛(TiN)。
[0034]本实施例提供的半导体器件，由于电容器下电极层位于第一模层所在高度处的孔径大于其他部分，因此增大了下电极的表面积，进而可以增加电容器的容量。另外，保留了位于最下方的第一支撑层及其下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间填充有绝缘介质；在所述衬底上表面形成刻蚀停止层；在所述刻蚀停止层上形成间隔设置的数量相等的多个模层和多个支撑层，每个模层上方分别有对应的支撑层；使用干法刻蚀工艺对所述刻蚀停止层、多个模层和多个支撑层进行刻蚀，以形成暴露所述连接焊盘上表面的开口；在形成的所述开口内进行湿法刻蚀，其中位于最下方的第一模层的湿法刻蚀宽度大于所述第一模层上方的各模层的湿法刻蚀宽度；在湿法刻蚀后的所述开口内形成电容器下电极层；去除所述第一模层上方的各模层。2.根据权利要求1所述的方法，其特征在于，使用金属溅射工艺形成电容器下电极层。3.根据权利要求1所述的方法，其特征在于，其中去除所述第一模层上方的任意一层模层包括：使用干法刻蚀工艺部分地刻蚀位于模层上方的支撑层；使用湿法刻蚀工艺完全去除所述支撑层下方的模层。4.根据权利要求1所述的方法，其特征在于，各模层使用掺杂的硼磷硅玻璃(BPSG)，其中位于最下方...

【专利技术属性】
技术研发人员：李春雨，胡艳鹏，卢一泓，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：