用于使动态随机存取存储器位线金属平滑的方法和设备技术

一种使存储器结构的位线金属的顶表面平滑以降低位线堆叠的电阻的工艺。该工艺包括在基板上的多晶硅层上沉积约至的钛层，在钛层上沉积约至约的第一氮化钛层，在约700℃至约850℃的温度下对基板进行退火，退火后在第一氮化钛层上沉积约至约的第二氮化钛层，在第二氮化钛层上沉积钌位线金属层，在约550度至约650度的温度下对位线金属层进行退火，以及在退火期间将位线金属层在氢基环境中浸泡约3分钟到约6分钟。氢基环境中浸泡约3分钟到约6分钟。氢基环境中浸泡约3分钟到约6分钟。

【技术实现步骤摘要】
用于使动态随机存取存储器位线金属平滑的方法和设备


[0001]本公开内容的实施方式涉及电子器件和电子器件制造领域。更特定地，本公开内容的实施方式提供包括具有平滑顶表面的位线的电子器件及其形成方法。

技术介绍

[0002]现代集成电路的导电互连层通常具有非常细的间距和高密度。最终形成集成电路的金属互连层的前体金属膜中的单个小缺陷可能被定位成严重损害集成电路的操作完整性。位线堆叠沉积存在许多潜在问题。可能会由于在形成硬掩模时经历的高沉积温度而发生金属和氮化硅硬掩模的表面反应。由于硅进入位线以及金属原子进入氮化硅硬掩模的相互扩散，位线电阻会增大。此外，由于形成期间的高温导致金属表面粗糙，因此可能难以使用晶粒生长金属。
[0003]因此，专利技术人提供了一种用于使位线金属的顶表面平滑的方法和设备。

技术实现思路

[0004]本文提供了用于使位线金属的顶表面平滑的方法和设备。
[0005]在一些实施方式中，一种使存储器结构的位线金属的顶表面平滑的方法可包括：在基板上的多晶硅层上沉积约至约的钛层；在所述钛层上沉积约至约的第一氮化钛层；在约700℃至约850℃的温度下对基板进行退火；在退火后在所述第一氮化钛层上沉积约至约的第二氮化钛层；在所述第二氮化钛层上沉积钌位线金属层；在约550℃至约650℃的温度下对所述位线金属层进行退火；和在退火期间将所述位线金属层在氢基环境中浸泡约3分钟到约6分钟。
[0006]在一些实施方式中，所述方法可进一步包括：在约350℃至约400℃的沉积温度下在所述位线金属层上沉积盖层，和在高于约500℃的沉积温度下在所述盖层上沉积硬掩模层，其中所述盖层包括氮化硅或碳氮化硅中的一种或多种，其中所述盖层为约至约其中通过化学气相沉积(CVD)或原子层沉积(ALD)工艺来沉积所述盖层，其中所述硬掩模层包括氮化硅，其中使用低压化学气相沉积(LPCVD)工艺来沉积所述硬掩模层，在低于约400℃的沉积温度下在所述位线金属层上沉积硬掩模层，其中使用低压化学气相沉积(LPCVD)工艺来沉积所述硬掩模层，并且/或者其中所述位线金属层具有粗糙度均方根(RMS)为1.15nm或更小的顶表面。
[0007]在一些实施方式中，一种形成存储器结构的方法可包括：在基板上的多晶硅层上形成阻挡金属层；在约700℃至约850℃的温度下对所述阻挡金属层进行退火；在所述阻挡金属层上形成阻挡层；在所述阻挡层上沉积位线金属层；在约550℃至约650℃的温度下对所述位线金属层进行退火；和在退火期间将所述位线金属层在氢基环境中浸泡约3分钟到约6分钟。
[0008]在一些实施方式中，所述方法可进一步包括：其中所述阻挡金属层是形成在所述
多晶硅层上的约至约的钛层和形成在所述钛层上的约至约的氮化钛层，其中对所述阻挡金属层进行退火在所述多晶硅层上形成硅化钛层，其中所述阻挡层是约至约的氮化钛层，其中所述位线金属层是具有粗糙度均方根(RMS)为1.15nm或更小的顶表面的晶粒生长金属层，在约350℃至约400℃的沉积温度下使用化学气相沉积(CVD)或原子层沉积(ALD)工艺在所述位线金属层上形成盖层，且在高于约500℃的沉积温度下使用低压化学气相沉积(LPCVD)工艺在所述盖层上形成硬掩模层，其中所述盖层为约至约并且/或者在低于约400℃的沉积温度下使用低压化学气相沉积(LPCVD)工艺在所述位线金属层上沉积硬掩模层。
[0009]在一些实施方式中，一种使存储器结构的位线金属的顶表面平滑的方法可包括：使用等离子体气相沉积(PVD)腔室在基板上的多晶硅层上沉积约至约的钛层；在约700℃至约850℃的温度下对所述基板进行退火，在所述钛层的沉积和所述基板的退火之间不破坏真空；在退火后在所述钛层上沉积约至约的氮化钛层；在所述氮化钛层上沉积钌位线金属层；在约550度至约650度的温度下对所述位线金属层进行退火；和在退火期间将所述位线金属层在氢基环境中浸泡约3分钟至约6分钟，使得所述位线金属的顶表面具有1.15nm或更小的粗糙度均方根(RMS)。
[0010]在一些实施方式中，所述方法可进一步包括：在约350℃至约400℃的沉积温度下在所述位线金属层上沉积盖层并在高于约500℃的沉积温度下在所述盖层上沉积硬掩模层，或在低于约400℃的沉积温度下在所述位线金属层上沉积硬掩模层。
[0011]下面公开了其他和进一步的实施方式。
附图说明
[0012]可以通过参考在附图中描绘的原理的说明性实施方式来理解上面简要概述并在下面更详细论述的本原理的实施方式。然而，附图仅示出了本原理的典型实施方式并且因此不应被认为是对范围的限制，因为这些原理可以允许其他同样有效的实施方式。
[0013]图1描绘了根据本原理的一些实施方式的具有改进特性的DRAM存储器中的动态存储器单元的电路图。
[0014]图2描绘了根据本原理的一些实施方式的膜堆叠的截面图。
[0015]图3是根据本原理的一些实施方式形成膜堆叠的方法。
[0016]图4是根据本原理的一些实施方式的形成具有平滑位线金属层的膜堆叠的方法。
[0017]图5是根据本原理的一些实施方式的阻挡金属层的截面图。
[0018]图6是根据本原理的一些实施方式的群集工具的俯视图。
[0019]图7是根据本原理的一些实施方式的基板制造方法。
[0020]图8是根据本原理的一些实施方式的基板的截面图。
[0021]图9是根据本原理的一些实施方式的使位线金属层的顶表面平滑的方法。
[0022]为了便于理解，已在可能的情况下使用了相同的附图标记来表示附图共有的相同元件。附图未按比例绘制并且可能为了清楚起见而被简化。一个实施方式的元素和特征可以有益地合并到其他实施方式中，而无需进一步叙述。
具体实施方式
[0023]提供了位线堆叠和用于形成具有减小的电阻和位线表面粗糙度的位线堆叠的方法。本公开内容的一个或多个实施方式有利地解决了尽管有缩小节点的需要但仍降低电阻率的问题。在一些实施方式中，通过提供与现有位线金属的更清洁的界面以及通过降低位线金属的表面粗糙度来降低位线的电阻率。本公开内容的一些实施方式有利地提供了以下的一种或多种：在位线金属的选择中的灵活性；氮化硅硬掩模沉积的温度的灵活性；确保清洁的金属
‑
电介质界面从而产生较低的电阻率；或最小化或消除高温氮化硅硬掩模沉积腔室被新位线金属污染的风险。
[0024]本公开内容的一些实施方式提供使用盖层的低温沉积方法，以当选择的金属表现出晶粒生长特性时防止位线金属表面的粗糙化。在一些实施方式中，使用高密度无孔膜在升高的温度下充当良好的扩散阻挡物。一些实施方式提供介电材料，例如氮化硅(SiN)或碳氮化硅(SiCN)，以充当盖膜以通过充当位线金属和SiN硬掩模的良好扩散阻挡物来最小化或消除对RC时间常数的不利影响。一些实施方式包括在沉积晶粒生长金属之前对金属层进行退火以降低晶粒生长金属的表面粗糙度，从而降低电阻。一些实施方式包括对用于位线金属层的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种使存储器结构的位线金属的顶表面平滑的方法，包括：在基板上的多晶硅层上沉积约至约的钛层；在所述钛层上沉积约至约的第一氮化钛层；在约700℃至约850℃的温度下对所述基板进行退火；在退火后在所述第一氮化钛层上沉积约至约的第二氮化钛层；在所述第二氮化钛层上沉积钌位线金属层；在约550℃至约650℃的温度下对所述位线金属层进行退火；和在退火期间将所述位线金属层在氢基环境中浸泡约3分钟到约6分钟。2.根据权利要求1所述的方法，进一步包括：在约350℃至约400℃的沉积温度下在所述位线金属层上沉积盖层；和在高于约500℃的沉积温度下在所述盖层上沉积硬掩模层。3.根据权利要求2所述的方法，其中所述盖层包括氮化硅或碳氮化硅中的一种或多种。4.根据权利要求2所述的方法，其中所述盖层为约至约5.根据权利要求2所述的方法，其中通过化学气相沉积(CVD)或原子层沉积(ALD)工艺来沉积所述盖层。6.根据权利要求2所述的方法，其中所述硬掩模层包括氮化硅。7.根据权利要求2所述的方法，其中使用低压化学气相沉积(LPCVD)工艺来沉积所述硬掩模层。8.根据权利要求1所述的方法，进一步包括：在低于约400℃的沉积温度下在所述位线金属层上沉积硬掩模层。9.根据权利要求8所述的方法，其中使用低压化学气相沉积(LPCVD)工艺来沉积所述硬掩模层。10.根据权利要求1所述的方法，其中所述位线金属层具有粗糙度均方根(RMS)为1.15nm或更小的顶表面。11.一种形成存储器结构的方法，包括：在基板上的多晶硅层上形成阻挡金属层；在约700℃至约850℃的温度下对所述阻挡金属层进行退火；在所述阻挡金属层上形成阻挡层；在所述阻挡层上沉积位线金属层；在约550度至约650度的温度下对所述位线金属层进行退火；和在退火期间将所述位线金属层在氢基环境中浸泡约3分钟到约6分钟。12.根据权利要求11所述的方法，...

【专利技术属性】
技术研发人员：普里亚达希，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：