失效分析装置制造方法及图纸

公开了一种失效分析装置，包括：基板，包括一一对应且电连接的多个第一焊盘和多个第二焊盘，所述第一焊盘用于与芯片的第三焊盘连接；其中，通过所述基板中的所述第二焊盘对所述芯片施加测试信号。本申请的失效分析装置，通过采用高透玻璃作为固定芯片的基板，同时配合基板上形成的第一焊盘和第二焊盘，提高了采用探针测试时的接触情况，进而提高了测试的稳定性。定性。定性。

【技术实现步骤摘要】
失效分析装置


[0001]本专利技术涉及半导体测试
，特别涉及一种失效分析装置。

技术介绍

[0002]PKG样品，即已封装芯片的失效分析，大多需要I/V曲线来量测及验证组件的电性、参数及特征，然后利用EMMI(微光显微镜)/OBIRCH(光束诱导电阻变化)/Thermal(热点定位)等方式对芯片缺陷进行失效定位。单芯片封装的样品可以去除塑封体取出芯片，或处理到一定程度，即芯片表面或背面露出后进行热点定位，而多芯片堆叠封装的样品则还需要先判断出其中的失效芯片。
[0003]在确定好失效芯片，对失效芯片的缺陷进行定位的过程中，常用到探针卡来进行测试。参考图1a，将处理好的芯片110通过胶体121固定在基板120上，然后采用PCB板130的探针131对芯片110上相应的焊盘111进行扎针，通过PCB板130和探针131将测试信号施加在芯片110上，进而获得芯片110的I/V曲线。
[0004]但是，采用这种方法对芯片进行的电性测试，存在以下问题：(1)需要借助探针台对芯片110上的焊盘111进行扎针，整个测试过程中转换扎针数量和扎针位置耗时较长，针尖和焊盘111的接触极易损伤针尖造成浪费，且接触电阻的不一致，会导致测试数据的波动；(2)去除塑封体后的芯片借助热熔胶固定在基板的过程中，很难做到完全平整的粘合，且芯片焊盘的金属残留也很难处理到同一水平，这些都会导致针扎不上或是接触不好的问题，甚至出现部分针扎的过深而另一部分针还没扎上的情形，造成芯片的损伤或PCB板的损伤破坏；(3)封装芯片级的测试，需要对封装结构进行处理，暴露背面的焊盘，而在正面抓点时，则需要借助翻转台，这个过程中由于重力和震动的影响极易导致针尖和样品的接触不好的问题，操作难度大；(4)采用Socket的方式只能正面抓点，而具有Socket的PCB板重新打线的方式需要根据实际需求，也就是背面扎针正面抓点，或正面抓点背面扎针的方式来对PKG样品进行相应的处理；(5)将芯片的焊盘与PCB通过金属线连接进行测试的方法，需要采用砂纸或抛光布研磨等方式处理PCB板，容易引起内部电路的损坏或短路，因而PCB板的利用次数会受到限制，相应的成本就会增加。

技术实现思路

[0005]鉴于上述问题，本专利技术的目的在于提供一种失效分析装置，增加了PCB板的使用次数，且芯片的扎针和抓点方式不受限制。
[0006]根据本专利技术的一方面，提供一种失效分析装置，包括：基板，包括一一对应且电连接的多个第一焊盘和多个第二焊盘，所述第一焊盘用于与芯片的第三焊盘连接；其中，所述基板采用高透玻璃，通过所述第二焊盘对所述芯片施加测试信号。
[0007]可选地，还包括：PCB板，包括连接器和通孔，所述连接器用于与测试机连接，所述通孔用于容纳所述基板的至少一部分；转接板，包括多个第四焊盘，所述多个第四焊盘用于与所述基板的多个第二焊盘和所述连接器分别一一对应且连接。
[0008]可选地，所述基板的第二焊盘的面积大于第一焊盘的面积。
[0009]可选地，还包括：卡扣，位于所述PCB板上，所述卡扣用于固定所述基板和/或所述转接板。
[0010]可选地，所述转接板的一侧还包括直插焊盘，所述直插焊盘中包括多个第五焊盘，多个第五焊盘与多个第四焊盘一一对应且电连接。
[0011]可选地，所述卡扣包括第一卡扣和第二卡扣，其中，第一卡扣中形成有多个第六焊盘，多个第六焊盘与转接器电连接，且多个第六焊盘用于与多个第五焊盘一一对应且连接；第二卡扣用于拆卸和安装转接板。
[0012]可选地，所述PCB板中通孔的形状与所述基板的形状相匹配，用于嵌入所述基板。
[0013]可选地，所述第四焊盘为弹簧针脚或半球形金属，所述第六焊盘为弹簧针脚。
[0014]可选地，所述转接板与所述PCB板一体成型，所述第四焊盘与所述连接器连接。
[0015]可选地，所述通孔用于容纳所述基板上固定的芯片。
[0016]可选地，还包括：卡扣盖，与所述卡扣一起用于固定所述基板。
[0017]可选地，所述基板的材料为高透玻璃。
[0018]可选地，还包括：锁附板，位于所述PCB板上，所述锁附板中的第一探针与连接器电连接；第二探针，位于所述锁附板周围，所述第二探针与所述连接器电连接。
[0019]可选地，，所述失效分析装置用于对所述芯片进行失效分析。
[0020]本专利技术提供的失效分析装置，基板采用高透玻璃，且基板上形成有多个第一焊盘和多个第二焊盘，第一焊盘与第二焊盘通过导线一一对应连接，通过第一焊盘与芯片的第三焊盘进行连接，通过对第二焊盘进行扎针和施加测试信号从而对芯片进行电性测试。其中，采用高透玻璃作为基板，由于可以透光，因此抓点方式不受限制。
[0021]进一步地，基板上的第二焊盘阵列排布，且面积较大，加上第二焊盘平整且没有金属残留，处于同一平面，因此在对芯片进行测试时，通过第二焊盘扎针不仅可以避免对针尖和芯片的损伤，而且能够降低接触不好的情况和提高接触电阻的稳定性，进而降低测试数据的波动。
[0022]进一步地，基板可以采用抛光、研磨、酸洗等多种操作，除去第一焊盘上的金属残留，提高基板的利用次数。同时，基板上的第一焊盘可以适当的增加长度和宽度，提高芯片和第一焊盘连接时的金属连线的次数，从而可以增加基板的使用次数。
[0023]在一个实施例中，PCB板上留有与基板的形状相匹配的通孔，且PCB板的通孔周边形成有用于固定基板的卡扣，此外，还包括转接板，转接板上具有与第二焊盘一一对应的第四焊盘，在将基板固定于PCB板上时，将转接板的第四焊盘与基板的第二焊盘面对面放置且固定，转接板的一侧具有直插焊盘，能够与PCB板连接，从而实现与芯片的电连接。采用转接板的方式，能够代替扎针测试方法的繁琐架卡流程，进而节省很多时间。
[0024]在另一个实施例中，转接卡与PCB板一体形成，基板与PCB板连接时，第二焊盘与转接板的第四焊盘焊盘接触，实现与芯片的电连接，减少了失效分析装置的部件数量，降低了转接板受损或丢失的情况。
[0025]在另一个实施例中，PCB板上还设置有锁附板，锁附板的中心位置开设有通槽，通槽内设置有多个Socket基板，锁附板的通槽附近设置有多个探针，从而失效分析装置也可以对封装结构下的芯片进行失效分析。
[0026]进一步地，借助针脚，可以用改进的BNC转插头的电缆线直接对封装的芯片进行测量，避免针尖接触，减少机台的使用和针的浪费，解决接触电阻问题，操作效率更高。
附图说明
[0027]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0028]图1a至图1d示出了现有技术的四种失效分析装置的结构图；
[0029]图2a至图2f示出了根据本专利技术第一实施例的失效分析装置的结构图；
[0030]图3a至图3c示出了根据本专利技术第一实施例的失效分析装置的使用方法；
[0031]图4a和图4b示出了根据本专利技术第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种失效分析装置，其特征在于，包括：基板，包括一一对应且电连接的多个第一焊盘和多个第二焊盘，所述第一焊盘用于与芯片的第三焊盘连接；其中，通过所述基板中的所述第二焊盘对所述芯片施加测试信号。2.根据权利要求1所述的失效分析装置，其特征在于，还包括：PCB板，包括连接器和通孔，所述连接器用于与测试机连接，所述通孔用于容纳所述基板的至少一部分；转接板，包括多个第四焊盘，所述多个第四焊盘用于与所述基板的多个第二焊盘和所述连接器分别一一对应且连接。3.根据权利要求2所述的失效分析装置，其特征在于，所述基板的第二焊盘的面积大于第一焊盘的面积。4.根据权利要求3所述的失效分析装置，其特征在于，还包括：卡扣，位于所述PCB板上，所述卡扣用于固定所述基板和/或所述转接板。5.根据权利要求4所述的失效分析装置，其特征在于，所述转接板的一侧还包括直插焊盘，所述直插焊盘中包括多个第五焊盘，多个第五焊盘与多个第四焊盘一一对应且电连接。6.根据权利要求5所述的失效分析装置，其特征在于，所述卡扣包括第一卡扣和第二卡扣，其中，第一卡扣中形成有多个第六焊盘，多个第六焊盘与转接器电连接，且多个第六焊盘用于与多个第五焊盘一一对应且连接；第...

【专利技术属性】
技术研发人员：戴溜，李亨特，林万建，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：